三星代工鞏固與主要EDA公司的合作伙伴關系
2023-07-05 12:07:52 EETOP在今年的三星代工論壇上，該公司透露了如何加強與 Synopsys、Cadence 和 Ansys 的聯(lián)系。三星在其代工論壇上透露了該公司對其代工業(yè)務的近期和長期計劃。
在今年的晶圓廠論壇上，三星加強了與EDA公司的聯(lián)系，其中之一就是Synopsys。
這兩家公司最近擴大了他們的合作協(xié)議，共同開發(fā)廣泛的知識產(chǎn)權(quán)（IP）組合。為了最大限度地降低設計風險，加快各種應用的芯片成功率，這項合作加強了Synopsys為三星的先進工藝提供的IP，包括8LPU、SF5、SF4和SF3。Synopsys還在為三星的SF5A和SF4A汽車工藝節(jié)點優(yōu)化IP，以滿足嚴格的溫度和可靠性要求。
Synopsys和三星代工廠還幫助芯片公司在三星最先進的工藝技術上加速設計2.5D和3D多芯片系統(tǒng)。兩家公司正在提供經(jīng)過認證的EDA參考流程，包括Synopsys 3DIC編譯器和用于芯片到芯片連接的UCIe IP，以幫助設計人員在三星代工的5納米、4納米和3納米工藝上開發(fā)多芯片系統(tǒng)。
Synopsys 和 三星代工廠之間的其他值得注意的合作包括為 三星代工廠的 SF2 工藝開發(fā)優(yōu)化的設計流程，以及 與三星代工廠為其 14LPU 工藝技術開發(fā)的射頻集成電路 (RFIC) 設計的 新參考流程。
Cadence
三星還在今年的晶圓代工論壇上宣布了與 Cadence 合作的計劃。
首先，兩家公司宣布他們將利用 Cadence 的 Integrity 3D-IC 平臺來設計下一代多芯片封裝。具體來說，他們的目標是為 Cadence 的工具提供參考流程、封裝設計套件和 Samsung 3D CODE 標準，以消除流程復雜性和系統(tǒng)范圍完整性問題等設計挑戰(zhàn)。
在此公告發(fā)布后，Cadence 透露，Cadence Design Systems 已開發(fā)出全面的、經(jīng)過認證的背面實現(xiàn)流程，以支持 Samsung Foundry 的 SF2 工藝節(jié)點。Cadence RTL-to-GDS 流程針對 Samsung Foundry 的 2nm 工藝技術進行了優(yōu)化，包括各種解決方案和系統(tǒng)，例如 Genus 綜合解決方案、Innovus 實現(xiàn)系統(tǒng)和 Tempus Timing Signoff 解決方案等。背面布線增強了 PPA 結(jié)果并緩解了前端層的擁塞，使其適用于配電網(wǎng)絡、時鐘樹網(wǎng)絡和信號布線。
Cadence 的數(shù)字和定制模擬工作流程現(xiàn)已獲得三星代工廠 SF2 和 SF3 工藝的認證。通過經(jīng)過認證的流程，使用 Cadence 的設計人員將能夠獲得Cell-swapping 支持, mixed-row解決方案、掩膜移位單元以及對各種直線標準單元的支持等功能，以在這些設計中實現(xiàn)更高的密度和可靠性。
三星在今年的 Foundry 論壇上宣布的最后一家 EDA 廠商是 Ansys。
在上述三星和 Synopsys 開發(fā)的 RFIC 設計中，Ansys通過其 RaptorX 電磁建模系列、Exalto 電磁提取和Signoff 以及 Ansys VeloceRF 電感器和變壓器設計工具提供了golden signoff electromagnetic analysis” 。
Ansys 隨后宣布，其RedHawk-SC 和 Totem 電源完整性Signoff 解決方案已獲得三星最新 2nm 硅工藝技術的認證。此外，Samsung Foundry 還針對三星多芯片封裝技術對Ansys 的熱完整性和驗證平臺進行了認證。通過此次合作，Samsung Foundry 和 Ansys 希望提高三星工藝中 2.5D 和 3D IC 的熱可靠性和性能。
三星正在尋求多種方法來推進其工藝節(jié)點和功能。通過改進工作流程以及與業(yè)界主要 EDA 廠商的合作，該公司確保在 Samsung Foundry 的流程上構(gòu)建更先進的 IC。此舉鞏固了三星在半導體行業(yè)的地位，并使下一代芯片的設計更容易為所有人所接受。
EETOP 官方微信
創(chuàng)芯大講堂 在線教育
半導體創(chuàng)芯網(wǎng) 快訊
相關文章
