外媒：IBM 2納米芯片被虛標了！臺積電都快量產了！
2021-05-12 12:11:11 EETOP編譯那么IBM 2納米芯片真的“貨真價實”么？帶著疑問，國外知名科技媒體semiwiki做了詳細的數據分析，最后的結論是IBM的2納米芯片更接近于臺積電的3納米！
semiwiki的分析原文如下：
作者：Scotten Jones
IBM公告中指出這款2納米芯片具有以下的特征：
如IBM所說，這真的是“ 2nm”嗎？臺積電是目前生產工藝技術的領導者。我們繪制了TSMC節點名稱與晶體管密度的關系圖，并擬合了0.99 R2值的曲線，見圖1。
圖1. TSMC等效節點
使用曲線擬合，我們可以將晶體管密度轉換為臺積電等效節點（TEN）。使用曲線擬合，對于IBM宣布的333MTx / mm 2，我們得到2.9nm的臺積電等效節點。因此，我們認為，IBM的這款2納米芯片，嚴格來說應該是3nm節點，而不是2nm節點。
為了更詳細地將IBM公告與之前宣布的3nm工藝和預計的2nm工藝進行比較，我們需要進行一些估算。
IBM 2nm對比代工廠的3nm
圖2將IBM 2nm設計與我們對三星和臺積電3nm工藝的估計進行了比較。我們知道三星也在制造HNS，而臺積電則選擇了3nm的FinFET。三星和臺積電都宣布了其3納米工藝相對于5納米工藝的密度改進，因此我們可以知道這三家公司的晶體管密度，并可以計算出這三家公司對應的TEN（臺積電等效節點）。如前所述，IBM的TEN是2.9，而三星的TEN是4.7，臺積電的TEN是3.0，這再次證明了IBM 2納米工藝與臺積電3納米工藝相當，而三星得3納米則落后于臺積電。
圖2中紅色的數字是為實現公布的密度而估計的，我們假設所有公司都是SDB。臺積電的軌道高度最小，因為FinFET在沒有BPR的情況下可以有5.0的軌道高度，但HNS需要BPR來達到5.0，而BPR還沒有準備好。
圖2. IBM 2nm與代工廠的3nm。
IBM 2nm對比代工廠的 2nm
我們還在圖3中預測了三星和臺積電的2納米工藝。我們預測這兩家公司都將使用BPR（BPR目前還沒有準備好，但當三星和臺積電在2023/2024年左右推出2納米工藝時可能會就緒）。我們還假設三星和臺積電將利用NHS（HNS（FS））架構來達到4.33軌道高度，放寬一些其他收縮要求。然后我們根據公司最近的收縮趨勢預測出CPP和MMP。
圖3. IBM 2nm與Foundry 2nm。
功耗與性能
在今年的ISS上，我估計了三星(Samsung)和臺積電(TSMC)的相對功率和性能，并提供了一些額外的英特爾性能數據。各節點的縮小趨勢是基于各公司公布的功率和性能估計以及14nm/16nm的可用比較。欲了解更多信息，請參見ISS的文章。(
https://semiwiki.com/events/294639-iss-2021-scotten-w-jones-logic-leadership-in-the-ppac-era/)
由于IBM將其功率和性能改進與領先的7nm性能進行了比較，因此我可以將IBM的功率和性能放在我先前介紹的相同趨勢圖上，見圖4。
圖4.功率和性能（估計值）
IBM對HNS的使用大大降低了功率，使他們的2納米工藝比三星或臺積電的3納米工藝更省電，盡管我們相信一旦臺積電在2納米工藝中采用HNS，他們的功率將和IBM一樣好甚至更好。就性能而言，我們估計臺積電的3納米工藝的性能將超過IBM的2納米工藝。
正如ISS文章中討論的那樣，這些趨勢僅是估計值，并基于許多假設，但這是我們可以匯總的最佳預測。
結論
在分析了IBM的公告后，我們認為他們的 "2納米 "工藝從密度角度看更像臺積電的3納米工藝，功耗更佳，但性能更差。IBM的公告令人印象深刻，目前這還僅僅還屬于實驗室階段，與臺積電的3納米工藝相比，只有在功耗方面有明顯的優勢，而臺積電3納米工藝將在今年晚些時候進入風險啟動階段，并在明年投產。
我們進一步相信，當臺積電工藝在2023/2024左右投入生產時，它將在2nm的密度、功率和性能方面保持領導地位。
