《芯片驗(yàn)證從入門到精通》75折福利補(bǔ)貼券最后3天倒計(jì)時(shí)!
2022-10-18 14:00:53 EETOP注：本課程只針對(duì)對(duì)自己目前技能有提升需求的理工科本科及以上學(xué)歷的同學(xué)。試聽部分內(nèi)容涵蓋數(shù)字芯片驗(yàn)證工程師產(chǎn)業(yè)鏈相關(guān)職業(yè)崗位，所需掌握的技能，驗(yàn)證流程，驗(yàn)證效率的提升等相關(guān)內(nèi)容。
同學(xué)們可以先從試聽部分了解清楚了是否契合自己的需求再進(jìn)行報(bào)名。
雖然創(chuàng)芯大講堂《芯片驗(yàn)證從入門到精通》99課時(shí)已經(jīng)全部更新完畢，但是在很多同學(xué)的建議下我們陸續(xù)對(duì)之前的課時(shí)做了優(yōu)化工作，目前又新增了16課時(shí)作為補(bǔ)充，總課時(shí)達(dá)到115課時(shí)（且優(yōu)化部分還在持續(xù)更新中。。）
之前學(xué)過(guò)課程的小伙伴可以繼續(xù)在后面的課時(shí)中找到課程優(yōu)化部分相對(duì)之前的內(nèi)容對(duì)比學(xué)習(xí)。
特比提示：課程加量后價(jià)格保持不變！目前正在做限時(shí)75折優(yōu)惠，目前已進(jìn)入倒計(jì)時(shí)階段。感興趣的歡迎抓緊購(gòu)課！
補(bǔ)充部分：數(shù)字芯片驗(yàn)證入門到實(shí)戰(zhàn)課程優(yōu)化
掃碼搶券購(gòu)買或免費(fèi)試看
有意向轉(zhuǎn)入IC行業(yè)的在職人士。
課程第一部分為《數(shù)字芯片驗(yàn)證通識(shí)》本部分我們已全部為大家開放為免費(fèi)學(xué)習(xí)，總共3個(gè)學(xué)時(shí)。
課程第二部分為《Verilog HDL入門》共18個(gè)課時(shí)
課程第三部分為《System Verilog入門》共18課時(shí)
課程第四部分為《UVM驗(yàn)證入門》共23個(gè)課時(shí)
課程第五部分為《實(shí)驗(yàn)訓(xùn)練總結(jié)》共33個(gè)課時(shí)
課程理論部分
本課程講師曾就職于知名大廠，數(shù)字芯片驗(yàn)證經(jīng)驗(yàn)豐富，經(jīng)過(guò)多年的基層編碼以及一流研發(fā)體系的訓(xùn)練，除了對(duì)數(shù)字芯片驗(yàn)證技能有深刻的見解，另外對(duì)芯片設(shè)計(jì)驗(yàn)證研發(fā)體系也了然于心。因此本課程的實(shí)訓(xùn)項(xiàng)目，借鑒知名大廠實(shí)訓(xùn)項(xiàng)目，整個(gè)實(shí)操通過(guò)一個(gè)完整的實(shí)例搭建，包括測(cè)試點(diǎn)分解、前端設(shè)計(jì)代碼的書寫、驗(yàn)證平臺(tái)的搭建，以及每個(gè)階段一系列研發(fā)文檔的輸出、實(shí)操環(huán)節(jié)，讓學(xué)員掌握數(shù)字芯片流程中的每個(gè)環(huán)節(jié)，最終通過(guò)覆蓋率的收集，檢查項(xiàng)目驗(yàn)證的完備性，最終達(dá)到對(duì)芯片驗(yàn)證入門上手的效果。
| 課程大綱 | 內(nèi)容簡(jiǎn)介 | |
| 1 | 數(shù)字芯片驗(yàn)證通識(shí) （8課時(shí)） | 第1講數(shù)字芯片驗(yàn)證通識(shí)——數(shù)字芯片設(shè)計(jì)流程 第2講數(shù)字芯片驗(yàn)證通識(shí)——數(shù)字芯片設(shè)計(jì)流程 第3講數(shù)字芯片驗(yàn)證通識(shí)——數(shù)字芯片設(shè)計(jì)流程 第4講開展數(shù)字芯片驗(yàn)證工作——上手操作一個(gè)簡(jiǎn)單的數(shù)字芯片驗(yàn)證過(guò)程 第5講開展數(shù)字芯片驗(yàn)證工作——數(shù)字芯片驗(yàn)證研發(fā)流程（上） 第6講開展數(shù)字芯片驗(yàn)證工作——數(shù)字芯片驗(yàn)證研發(fā)流程（下） 第7講數(shù)字芯片驗(yàn)證基本技能——inux基礎(chǔ)Vi編輯基礎(chǔ)知識(shí) 第8講數(shù)字芯片設(shè)計(jì)基本技能——She常見指令與gvim編輯器實(shí)操演示 |
| 2 | VerilogHDL入門 （17課時(shí)） | 第9講VerilogHDL設(shè)計(jì)module結(jié)構(gòu)分解認(rèn)知 第10講表達(dá)式操作符與操作數(shù)詳解 第11講VerilogHDL組合邏輯實(shí)現(xiàn)方式講解與EDA實(shí)操（上） 第12講VerilogHDL組合邏輯實(shí)現(xiàn)方式講解與EDA實(shí)操（下） 第13講VerilogHDL時(shí)序邏輯實(shí)現(xiàn)與EDA實(shí)操（上） 第14講VerilogHDL時(shí)序邏輯實(shí)現(xiàn)與EDA實(shí)操（上） 第14講VerilogHDL條件語(yǔ)句詳解 第15講VerilogHDL門級(jí)建模、數(shù)據(jù)流建模、行為級(jí)建模講解與EDA實(shí)操 第16講系統(tǒng)任務(wù)與系統(tǒng)函數(shù)以及codingstyte 第17講高性能電路設(shè)計(jì) 第18講數(shù)字電路復(fù)位 第19講狀態(tài)機(jī)（上） 第20講狀態(tài)機(jī)（下） 第21講時(shí)序與時(shí)鐘 第22講異步時(shí)鐘域的同步處理方式 第23講握手協(xié)議詳解 第24講FIFO設(shè)計(jì) 第25講低功耗設(shè)計(jì)有哪些？ |
| 3 | SystemVerilog入門 （18課時(shí)） | 第26講SystemVerilog數(shù)據(jù)結(jié)構(gòu)：數(shù)組、隊(duì)列、結(jié)構(gòu)體、枚舉等講解 第27講SystemVerilog數(shù)據(jù)結(jié)構(gòu)：數(shù)組、隊(duì)列、結(jié)構(gòu)體、枚舉等調(diào)用函數(shù)EDA實(shí)操 第28講SystemVerilog面向?qū)ο笤隍?yàn)證中的應(yīng)用——封裝、繼承、多態(tài)（上） 第28講SystemVerilog面向?qū)ο笤隍?yàn)證中的應(yīng)用——封裝、繼承、多態(tài)（下） 第30講SystemVerilog隨機(jī)以及隨機(jī)化的對(duì)象 第31講SystemVerilog約束以及約束的對(duì)象 第32講SVA講解 第33講SVA實(shí)操練習(xí) 第34講覆蓋率 第35講覆蓋率驅(qū)動(dòng)驗(yàn)證 第36講線程的概念 第37講旗語(yǔ)和信箱簡(jiǎn)介 第38講SystemVerilog驗(yàn)證平臺(tái)簡(jiǎn)介 第39講SystemVerilog中激勵(lì)的發(fā)送 第40講SystemVerilog中Checker的建立 第41講SystemVerilog封裝在tb中的應(yīng)用 第42講標(biāo)準(zhǔn)SV驗(yàn)證平臺(tái)搭建 第43講功能覆蓋率的建立 |
| 4 | UVM驗(yàn)證入門 （23課時(shí)） | 第44講什么是UVM，UVM與驗(yàn)證的關(guān)系 第45講初步認(rèn)識(shí)一個(gè)UVM驗(yàn)證環(huán)境 第46講驅(qū)動(dòng)設(shè)計(jì)——uvm_driver 第47講interface和transaction的作用 第48講env的在環(huán)境中的作用 第49講monitor和agent的在環(huán)境中的作用 第50講rm和scoreboard的的作用 第51講sequence和sequencer的的作用 第52講configuration和factory機(jī)制 第53講TLM通信機(jī)制簡(jiǎn)介port和export 第54講IMP的通信方式 第55講FIFO的通信方式 第56講uvm的phase機(jī)制 第57講sequencer和driver的通信機(jī)制 第58講如何發(fā)送sequence 第59講UVM寄存器模型 第60講前門訪問(wèn)和后門訪問(wèn) 第61講實(shí)操UVM驗(yàn)證環(huán)境打印debug信息 第62講實(shí)操激勵(lì)的產(chǎn)生以及修改隨機(jī)和約束 第63講實(shí)操組件的配置 第64講實(shí)操采樣設(shè)計(jì)信號(hào)以及做checker 第65講實(shí)操sequence的發(fā)送機(jī)制 第66講實(shí)操寄存器模型 |
| 5 | 實(shí)驗(yàn)訓(xùn)練總結(jié) （30課時(shí)） | 第67講實(shí)訓(xùn)PPU項(xiàng)目芯片規(guī)格熟悉（上） 第68講實(shí)訓(xùn)PPU項(xiàng)目芯片規(guī)格熟悉（下） 第69講實(shí)訓(xùn)PPU項(xiàng)目設(shè)計(jì)代碼結(jié)構(gòu)分析 第70講什么是測(cè)試點(diǎn) 第71講實(shí)訓(xùn)PPU項(xiàng)目測(cè)試點(diǎn)提取 第72講實(shí)訓(xùn)PPU項(xiàng)目驗(yàn)證方案 第73講實(shí)訓(xùn)PPU項(xiàng)目初始環(huán)境搭建 第74講實(shí)訓(xùn)PPU項(xiàng)目環(huán)境冒煙 第75講實(shí)訓(xùn)PPU項(xiàng)目補(bǔ)全driver組件 第76講實(shí)訓(xùn)PPU項(xiàng)目補(bǔ)全monitor、agent、env組件 第77講實(shí)訓(xùn)PPU項(xiàng)目補(bǔ)全scorboard、referencemodel組件 第78講實(shí)訓(xùn)PPU項(xiàng)目補(bǔ)全sequence和testcase 第79講實(shí)訓(xùn)PPU項(xiàng)目代碼覆蓋率分析 第80講實(shí)訓(xùn)PPU項(xiàng)目功能覆蓋率 第81講cornercase的補(bǔ)充與完善 第82講驗(yàn)證報(bào)告的書寫（上） 第83講驗(yàn)證報(bào)告的書寫（下） 第84講PPU項(xiàng)目驗(yàn)證總結(jié)，問(wèn)題回溯 第85講IIC實(shí)訓(xùn)項(xiàng)目規(guī)格講解 第86講如何開展相關(guān)協(xié)議的學(xué)習(xí) 第87講IIC實(shí)訓(xùn)項(xiàng)目設(shè)計(jì)代碼結(jié)構(gòu)分析 第88講提取IIC的測(cè)試點(diǎn) 第89講IIC驗(yàn)證方案指定 第90講IIC驗(yàn)證仿真環(huán)境搭建（上） 第91講IIC驗(yàn)證仿真環(huán)境搭建（中） 第92講IIC驗(yàn)證仿真環(huán)境搭建（下） 第93講IIC環(huán)境冒煙 第94講IIC的case補(bǔ)全 第95講IIC的覆蓋率驅(qū)動(dòng)驗(yàn)證流程 第96講IIC補(bǔ)全case 第97講IIC驗(yàn)證報(bào)告 第98講IIC芯片驗(yàn)證總結(jié) 第99講數(shù)字芯片設(shè)計(jì)驗(yàn)證關(guān)鍵知識(shí)點(diǎn)總結(jié) |
VIP學(xué)習(xí)指導(dǎo)群進(jìn)入方式：購(gòu)買課程后，添加微信ssywtt即可拉入群
購(gòu)課后的同學(xué)對(duì)課程的質(zhì)量好評(píng)如潮
特別提醒！！
購(gòu)買之前可以添加微信ssywtt咨詢，購(gòu)買之后可進(jìn)到課程VIP技術(shù)及就業(yè)指導(dǎo)群。為保證輔導(dǎo)質(zhì)量，本期VIP群每期僅限50人學(xué)習(xí)。
注意：為防止盜版及非法交易，購(gòu)買本虛擬產(chǎn)品不支持退款，請(qǐng)購(gòu)買前一定先試看，并且建議進(jìn)入課程售前群咨詢是否建議購(gòu)買。
掃描上方二維碼，優(yōu)惠購(gòu)買課程或免費(fèi)試看
關(guān)于購(gòu)課特別提示
請(qǐng)不要點(diǎn)擊：去下載 以及推薦的紅包 活動(dòng)！
EETOP 官方微信
創(chuàng)芯大講堂 在線教育
半導(dǎo)體創(chuàng)芯網(wǎng) 快訊
相關(guān)文章
