中科院半導(dǎo)體所研制成功低功耗高性能Delta-Sigma調(diào)制器芯片
2019-11-14 13:14:26 EETOPDelta-Sigma調(diào)制器構(gòu)成的模數(shù)轉(zhuǎn)換器（ADC）廣泛應(yīng)用于高精度、低功耗物聯(lián)網(wǎng)節(jié)點信號獲取和處理場景，是目前模擬數(shù)字混合集成電路芯片設(shè)計研究領(lǐng)域的重要研究方向之一。在國家重點研發(fā)計劃、國家科技重大專項和中國科學(xué)院青年創(chuàng)新促進(jìn)會計劃等項目支持下，課題組提出了一種新型動態(tài)放大器實現(xiàn)了開關(guān)電容積分器和兩種閃爍噪聲消除技術(shù)有效降低了噪聲，研制出一種低功耗高精度離散時間Delta-Sigma調(diào)制器。
調(diào)制器采用運用四位逐次逼近量化器的兩階前饋架構(gòu)，包括兩個基于新型動態(tài)放大器的開關(guān)電容積分器和一個四比特逐次逼近量化器。積分器采用新型時序控制電路解決了電壓跌落問題；采用加速支路在有效的共模電壓范圍內(nèi)提高了積分器的差模特性；采用兩種閃爍噪聲抑制技術(shù)，改善了信噪比(SNR)。基于65nm CMOS工藝實現(xiàn)了調(diào)制器，測試結(jié)果表明，24kHz帶寬內(nèi)信號噪聲失真比（SNDR）為89.6 dB，動態(tài)范圍（DR）為91 dB,功耗僅為49μW @ 0.8 V電源電壓。圖1(a)和（b）分別為芯片照片和測量的輸出信號頻譜結(jié)果。論文第一作者為直博五年級學(xué)生馬松。
免責(zé)聲明：本文由作者原創(chuàng)。文章內(nèi)容系作者個人觀點，轉(zhuǎn)載目的在于傳遞更多信息，并不代表EETOP贊同其觀點和對其真實性負(fù)責(zé)。如涉及作品內(nèi)容、版權(quán)和其它問題，請及時聯(lián)系我們，我們將在第一時間刪除！
關(guān)鍵詞： 中科院 調(diào)制器芯片
EETOP 官方微信
創(chuàng)芯大講堂 在線教育
半導(dǎo)體創(chuàng)芯網(wǎng) 快訊
相關(guān)文章
