硅頻率控制器（SFC）-晶體替代市場的寵兒
2011-08-22 16:39:35 本站原創引言
晶體的主要組成部分是二氧化硅，俗稱石英。石英具有非凡的機械和壓電特性，使得從19世紀40年代中期以來一直作為基本的時鐘器件。如今，只要需要時鐘的地方，工程師首先想到的就是晶體，但是隨著應用的不斷深入，晶體的一些固有的缺陷也隨之暴露出來。如今新技術不斷涌現，并帶來很大的變化。
晶體的特點及參數
封裝
晶體的封裝如圖1所示，有三部分組成：金屬上蓋，帶有電極的石英片和陶瓷底座。一般來說，還需要向密封殼內充氮氣。
圖1 晶體封裝圖
現在幾乎所有的陶瓷密封裝都是由三家日本公司提供，但是由于日本地震和海嘯，產量嚴重受影響。今后很長一段時間將難以滿足市場需求。
石英材料
石英以其固有的壓電特性成為晶體中的主要部分。但是它必須經過切割打磨才能使用，由于其厚度非常薄，雖然采取了保護措施，但是其抗震性一直是大家所擔心的。
精度
所謂精度就是實際的時鐘頻率偏離標準時鐘頻率的程度。用公式表示為：
Error (PPM) = (Factual-Ftarget) /
Ftarget * 10E6
Error：精度
Factual：實際頻率
Ftarget：標準頻率
PPM：百萬分之一
在晶體的應用中，有這幾個方面需要考慮：
1） 頻率公差：就是在通常的環境溫度下（25°C+/-5°C）實際頻率偏離標準頻率的值。
2） 頻率溫度特征：就是在整個溫度變化范圍內，實際頻率偏離標準頻率的值。現在通常有三種溫度范圍：0°C--70°C，-20°C--70°C和-40°C--85°C。
3） 老化：晶體的內部特性隨著時間的推移發生變化引起的頻率的偏差，稱為晶體的老化。一般來說，第一年晶體的精度受老化的影響為5PPM，以后每年大約為1-3PPM。如果一個產品的設計生命周期為10年，則老化帶來的頻率精度變化最高可達32PPM。
4）負載電容精度變化引起頻率的變化：這個因素往往容易被忽視。在晶體的應用中有兩種工作模式，串行振蕩模式和并行振蕩模式。由于并行模式設計靈活并且有很高的輸出精度，現在已成為市場主流。 圖2是并行振蕩模式的等效電路圖：
圖2 并行振蕩模式等效電路圖
R1：動態阻抗
C1：動態電容
L1：動態電感
C0：靜態電容
CL：負載電容
并行振蕩模式的頻率可根據以下公式：
FL=[1/2π√（L1*C1））]*√[1+C1/（C0+CL）]
其中[1/2π√（L1*C1））]是晶體串行振蕩模式的頻率
根據泰勒展開：
FL=[1/2π√（L1*C1）]*[1+C1/2（C0+CL）] （1）
從公式中可以看出，頻率與C0,C1和CL都有關。
在基頻諧振中C1為10-30fF，一般取值為20fF。C0取值與晶體的尺寸有關，一般取值為5pF。但是CL的計算與晶體外接電容和PCB設計和材料有關。下圖是參考電路圖
圖3 晶體外接負載電容示意圖
從上面電路中可得出：
1/（C11+CS1）+1/（C12+CS2）=1/（CL） （2）
其中C11，C12是外接電容，也就是線路設計中放在晶體兩邊接地的兩個電容。CS1和CS2是寄生電容，和PCB 電路板的走線，焊盤及芯片的管腳有關。一般為5-10pF（在本文的計算中可設為8pF）。對于C11和C12，沒有確定的值（15pF-30pF），這和實際設計有關，例如取18pF。
CL如有變化，并行振蕩模式的頻率也隨之變化，請看圖4
圖4 負載電容變化與頻率的關系
由公式（1）可得頻率變化為：
（FCL1-FCL2）/FCL1=C1/2 * [1/（C0+CL1）-1/（C0+CL2）] * 10E6 （3）
從公式（2）和公式（3）中可知C11和C12的精度將影響頻率的精度。具體數據如表1所示。其中參數的取值如前文：C1=20fF，C0=5pF，CS1=CS2=8pF，C11=C12=18pF。
表1 電容精度與頻率精度的關系
|
電容精度 |
CL1 |
CL2 |
影響頻率精度（PPM） |
|
0.50% |
12.955 |
13.045 |
3 |
|
1% |
12.910 |
13.090 |
6 |
|
5% |
12.550 |
13.450 |
28 |
|
10% |
12.100 |
13.900 |
56 |
|
20% |
11.200 |
14.800 |
112 |
在很多應用場合，電容精度取5%，從上表可看出它對頻率精度的影響可達到28PPM。這在設計中容易被忽略的。
5） 其他因素：如回流焊接的影響，濕度的影響，大氣壓的影響等。這些因素影響不大，不再這里詳述。
晶體振蕩總的頻率精度就是上述五個方面之和。
硅頻率控制器(SFC)
SFC原理
由于石英材料及其振蕩原理的局限性，近年來，人們不斷探索用新技術來替代它。如MEMS技術，但是它的中心振蕩頻率不是很高（如16MHz）所以如果需要高的頻率輸出，必須經過一級PLL， 增加了成本，相位噪音和功耗。
IDT在這一領域做了深入的研究，采用專利的CMOS諧波振蕩器（CHO），推出了全硅頻率控制器。它的核心是一個高頻的振蕩模塊，根據設置不同的分頻系數可得到不同的輸出頻率。這樣，既不需要石英做為振蕩源，也不需要PLL做倍頻。
SFC工作狀態需要電源而晶體不需要。但是，由于ASIC必須提供晶體起振電路，所以晶體也相應地增加了ASIC的能耗。
硅頻率控制器(SFC)的參數
精度
硅頻率控制器的頻率公差在50PPM。-20-70°C頻率溫度特征是50PPM。硅頻率控制器不使用石英，所以沒有老化方面的問題。精度只需考慮兩個方面即可。可參照以下表2中的例子。晶體精度的取值請參照前文的計算。
表2 兩類產品的比較
|
晶體 |
|
SFC |
||
|
頻率公差 |
50ppm |
|
50ppm |
|
|
溫度特征 |
50ppm |
|
50ppm |
|
|
老化 |
32ppm/10yr |
|
|
|
|
負載電容變化 +/-5% |
28ppm |
|
|
|
|
其它 |
|
|
|
|
|
總共 |
160ppm |
關鍵詞：
| ||
