數(shù)模混合IC設(shè)計(jì)越來越難！
2025-06-30 10:15:48 EETOP幾年前，模擬與混合信號(hào)（AMS）設(shè)計(jì)遇到了瓶頸。它在芯片首次流片失敗原因中所占比例翻倍，且自那以后，沒有證據(jù)表明情況有顯著改善。一些人認(rèn)為，由于先進(jìn)工藝節(jié)點(diǎn)相關(guān)問題，這個(gè)問題可能會(huì)愈發(fā)嚴(yán)重，而另一些人則寄希望于人工智能（AI）或小芯片（chiplets）帶來改善。
圖 1：ASIC 重新流片的原因 來源：Siemens EDA
由于多種趨勢(shì)的匯聚，模擬與混合信號(hào)設(shè)計(jì)的復(fù)雜度大幅提升。Rapidus 設(shè)計(jì)解決方案公司封裝技術(shù)領(lǐng)域首席技術(shù)官羅扎莉亞?貝卡（Rozalia Beica）表示：“將數(shù)字輔助邏輯集成到模擬模塊和電源管理集成電路中，雖提升了性能與適應(yīng)性，但也引入了嚴(yán)苛的數(shù)模協(xié)同設(shè)計(jì)要求。這種轉(zhuǎn)變需要能夠有效處理兩個(gè)領(lǐng)域的混合驗(yàn)證環(huán)境。在先進(jìn)工藝節(jié)點(diǎn)，日益增加的可變性和與版圖相關(guān)的效應(yīng)，讓模擬行為更難預(yù)測(cè)，需要更廣泛的仿真覆蓋范圍和大幅提升的計(jì)算資源。此外，AMS 知識(shí)產(chǎn)權(quán)（IP）如今深度嵌入更大的片上系統(tǒng)（SoC）中，比如人工智能加速器、射頻收發(fā)器和傳感器接口。這使得分層和系統(tǒng)級(jí)驗(yàn)證必不可少。”
一些特定技術(shù)推動(dòng)了這一趨勢(shì)。新思科技（Synopsys）首席產(chǎn)品經(jīng)理卡蒂克?科內(nèi)魯（Karthik Koneru）稱：“受人工智能硬件和以數(shù)據(jù)為中心的計(jì)算需求驅(qū)動(dòng)，像‘人工智能工廠’這樣的架構(gòu)，大幅加劇了驗(yàn)證挑戰(zhàn)。這種需求的核心是高帶寬內(nèi)存（HBM）技術(shù)，其特點(diǎn)是堆疊的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器（DRAM）裸片和帶有混合信號(hào)電路（如物理層，PHY）的邏輯裸片，為高帶寬應(yīng)用所需的大規(guī)模數(shù)據(jù)移動(dòng)提供支持。這些電路將深度交織的模擬和數(shù)字領(lǐng)域融合在一起，使驗(yàn)證在范圍上更廣泛，且更關(guān)乎關(guān)鍵任務(wù)。”
新的工藝節(jié)點(diǎn)加劇了挑戰(zhàn)。弗勞恩霍夫協(xié)會(huì)自適應(yīng)系統(tǒng)工程 division（Fraunhofer IIS’ Engineering of Adaptive Systems Division）集成傳感器電子組經(jīng)理比約恩?措格曼（Bj?rn Zeugmann）表示：“每進(jìn)入一個(gè)新的技術(shù)節(jié)點(diǎn)，驗(yàn)證時(shí)間都會(huì)增加。這是由新的設(shè)計(jì)規(guī)則、設(shè)計(jì)愈發(fā)復(fù)雜以及原理圖受版圖的影響越來越大導(dǎo)致的。寄生效應(yīng)不斷增加，對(duì)提取的網(wǎng)表進(jìn)行驗(yàn)證變得愈發(fā)重要。”
感受到壓力的不只是高性能計(jì)算領(lǐng)域。是德科技（Keysight）新業(yè)務(wù)機(jī)會(huì)經(jīng)理克里斯?米思（Chris Mueth）稱：“數(shù)據(jù)速率變得高得多。對(duì)于模擬和射頻（RF）功能而言，頻率和帶寬都更高、更寬。這使得在仿真中進(jìn)行特性描述更困難，測(cè)試也更難，因?yàn)樗袞|西都更敏感。對(duì)于工作在太赫茲以下頻率的 6G 來說，要正確建模、仿真它們變得很棘手，正確測(cè)試也很困難。此外，模擬射頻芯片有 1000 項(xiàng)要求的情況并不罕見，其中包括基本功能模式以及需要進(jìn)行特性描述的不同性能。”
新型晶體管器件增添了不確定性。Mixel 公司埃及分公司總經(jīng)理馬哈茂德?埃爾班納（Mahmoud ElBanna）表示：“采用鰭式場(chǎng)效應(yīng)晶體管（finFET）和全環(huán)繞柵極場(chǎng)效應(yīng)晶體管（GAAFET）器件的更新型先進(jìn)節(jié)點(diǎn)技術(shù)，又增加了一層復(fù)雜度。這引入了更復(fù)雜的器件模型和更難預(yù)測(cè)的互連寄生效應(yīng)，導(dǎo)致網(wǎng)表規(guī)模增加超過兩倍。這些都大幅增加了驗(yàn)證時(shí)間。”
與數(shù)字邏輯不同，模擬行為對(duì)寄生效應(yīng)、與版圖相關(guān)的效應(yīng)（LDE）和工藝變化高度敏感，難以準(zhǔn)確仿真。Rapidus 的貝卡稱：“因此，包含 AMS 內(nèi)容的 SoC，其首次流片成功率通常比純數(shù)字 SoC 低 10% 到 15%。這種差距往往源于對(duì)極端情況覆蓋不足、建模不充分，或者像電源域沖突和襯底噪聲這樣的集成問題。模擬 IP 的重新設(shè)計(jì)周期成本特別高、耗時(shí)特別長(zhǎng)，尤其是當(dāng)涉及版圖修改或器件尺寸調(diào)整時(shí)。模擬缺陷在流片前更難檢測(cè)，在硅片制成后修復(fù)成本更高，既增加了風(fēng)險(xiǎn)，又延長(zhǎng)了開發(fā)時(shí)間。”
更小的工藝節(jié)點(diǎn)加劇了這些影響。西門子 EDA 公司 AMS 產(chǎn)品管理與營(yíng)銷負(fù)責(zé)人薩蒂什?巴拉蘇布拉馬尼亞姆（Sathish Balasubramanian）表示：“過去，我們從不用擔(dān)心模擬設(shè)計(jì)中的噪聲、耦合噪聲，甚至是變化。現(xiàn)在我們得開始擔(dān)心了。數(shù)字方面遇到的信號(hào)完整性挑戰(zhàn)，如今已經(jīng)蔓延到設(shè)計(jì)的模擬部分。模擬過去有很大的余量，而且相比數(shù)字速度慢，但現(xiàn)在不是這樣了。設(shè)計(jì)團(tuán)隊(duì)無法為設(shè)計(jì)的模擬部分（尤其是與通信相關(guān)的任何部分，比如串行器 / 解串器（SerDes）通道或時(shí)鐘生成）獲得精確的性能或精度。他們發(fā)現(xiàn)預(yù)期性能和實(shí)際性能存在很大差異，并且試圖弄清楚這是與變化相關(guān)，還是僅僅因?yàn)樵O(shè)計(jì)糟糕。”
過去，模擬內(nèi)容是單獨(dú)驗(yàn)證，然后再集成到數(shù)字內(nèi)容中。西門子的巴拉蘇布拉馬尼亞姆稱：“此外，我們過去有‘防護(hù)欄’。這讓我們能將模擬部分與其他所有部分隔離開。如今，沒有防護(hù)欄了。你是在與數(shù)字部分相同的襯底上進(jìn)行設(shè)計(jì)，而且處于先進(jìn)工藝節(jié)點(diǎn)，在某些情況下，還要將裸片相互堆疊。”
要讓模擬部分達(dá)到所需性能，往往需要數(shù)字電路的輔助。Mixel 的埃爾班納表示：“隨著數(shù)字輔助模擬系統(tǒng)成為常態(tài)，模擬和數(shù)字模塊的協(xié)同設(shè)計(jì)必須以高精度進(jìn)行驗(yàn)證。復(fù)雜的校準(zhǔn)算法以及兩個(gè)領(lǐng)域之間的緊密耦合，要求驗(yàn)證策略不僅要測(cè)試功能，還要預(yù)見到復(fù)雜的跨領(lǐng)域交互和極端情況的影響。”
隨著復(fù)雜度增加，驗(yàn)證套件的規(guī)模也在擴(kuò)大。新思科技電路仿真首席產(chǎn)品經(jīng)理卡蒂克?科內(nèi)魯稱：“回歸測(cè)試套件如今包含數(shù)千項(xiàng)測(cè)試，不僅需要功能正確，還需要在不同工藝角、噪聲條件和時(shí)序場(chǎng)景下都有高精度。挑戰(zhàn)很嚴(yán)峻，你需要模擬驗(yàn)證的精度，同時(shí)又不能犧牲數(shù)字規(guī)模回歸測(cè)試所需的速度。”
寄生效應(yīng)和版圖效應(yīng)需要更詳細(xì)的仿真模型。弗勞恩霍夫協(xié)會(huì)的措格曼稱：“仿真時(shí)間在增加，因?yàn)樾枰敿?xì)的網(wǎng)表才能讓仿真結(jié)果盡可能接近實(shí)際情況。為了實(shí)現(xiàn)這一點(diǎn)，模型首先要通過硅片測(cè)量來驗(yàn)證。當(dāng)舊節(jié)點(diǎn)的性能足以滿足目標(biāo)模擬性能時(shí)，使用不同技術(shù)節(jié)點(diǎn)將模擬和數(shù)字部分分開，可以減輕這個(gè)問題。”
仿真性能通常通過抽象來解決。巴拉蘇布拉馬尼亞姆稱：“我們看到人們?cè)噲D抽象到更高層次。他們只在真正的晶體管中保留必要部分，而設(shè)計(jì)的大部分在事件驅(qū)動(dòng)的數(shù)字仿真器上進(jìn)行。進(jìn)行這些抽象的問題在于，如何驗(yàn)證你的抽象是實(shí)際設(shè)計(jì)的正確表示？當(dāng)有人說‘我為這個(gè)模擬模塊創(chuàng)建了一個(gè)模型’時(shí)，你需要能夠驗(yàn)證這個(gè)模擬模塊是否符合運(yùn)行驗(yàn)證的目的。”
其他抽象方法也是可行的。新思科技的科內(nèi)魯稱：“采用實(shí)數(shù)模型（RNM）以及支持像通用驗(yàn)證方法學(xué)（UVM）這樣的混合數(shù)字驗(yàn)證方法，不再是可選項(xiàng)。它們對(duì)于擴(kuò)展驗(yàn)證和實(shí)現(xiàn)復(fù)用變得至關(guān)重要。雖然有幾家公司提供用于混合信號(hào)驗(yàn)證的模型生成工具，但動(dòng)態(tài)自動(dòng)模型生成方面的創(chuàng)新仍難以實(shí)現(xiàn)。我們需要的是能夠在不同抽象層次生成模型，并允許用戶根據(jù)精度和性能權(quán)衡進(jìn)行選擇的工具。”
必須找到合適的抽象組合。埃爾班納稱：“在基于數(shù)字的仿真中，使用模擬模塊的更簡(jiǎn)單數(shù)字語言模型，可以加快更廣泛關(guān)注數(shù)模交互的回歸測(cè)試運(yùn)行速度。最慢但最準(zhǔn)確的仿真類型是基于 SPICE（模擬電路仿真程序）的仿真，它使用整個(gè)設(shè)計(jì)的完整網(wǎng)表，但仿真時(shí)間更長(zhǎng)。驗(yàn)證專家必須在準(zhǔn)確仿真多個(gè)場(chǎng)景和工藝角與驗(yàn)證運(yùn)行時(shí)間之間進(jìn)行權(quán)衡。”
抽象與“左移”（shift left，指盡可能早地開展驗(yàn)證等活動(dòng) ）的需求相關(guān)聯(lián)。弗勞恩霍夫協(xié)會(huì)自適應(yīng)系統(tǒng)工程 division 先進(jìn)混合信號(hào)自動(dòng)化組經(jīng)理本杰明?普勞奇（Benjamin Prautsch）表示：“尤其對(duì)于更先進(jìn)的工藝節(jié)點(diǎn)，盡早將版圖效應(yīng)納入考慮至關(guān)重要。這是為了了解與理想原理圖相比，性能會(huì)下降多少。僅依賴設(shè)計(jì)專家的直覺是不夠的。他們可能是尋找新拓?fù)浣Y(jié)構(gòu)的專家，但如果關(guān)鍵寄生效應(yīng)與預(yù)期有很大差異，晶體管的行為可能會(huì)受到嚴(yán)重影響。寄生效應(yīng)已成為實(shí)際設(shè)計(jì)的重要組成部分，必須盡快彌補(bǔ)這種（設(shè)計(jì)與實(shí)際寄生效應(yīng)之間的）差距。”
功能驗(yàn)證不能再孤立進(jìn)行。是德科技的米思稱：“我們一直倡導(dǎo)的是，讓設(shè)計(jì)工程師和測(cè)試工程師在流程的最前端就一起合作。一旦需求確定下來，你們應(yīng)該創(chuàng)建一個(gè)驗(yàn)證矩陣，涵蓋驗(yàn)證的每個(gè)不同階段。比如，可能是仿真，可能是晶圓測(cè)試，可能是封裝測(cè)試。有些東西你無法實(shí)際測(cè)試，就需要仿真。可能是因?yàn)槟銦o法訪問芯片上的測(cè)試點(diǎn)，或者超出了測(cè)量設(shè)備的范圍。還有些東西仿真沒有意義，因?yàn)榭赡芎臅r(shí)太長(zhǎng)，或者因?yàn)闆]有合適的模型而不可行，直接測(cè)試更容易。但在硅片驗(yàn)證工程師或測(cè)試工程師與設(shè)計(jì)工程師之間，他們應(yīng)該能夠在流程開始時(shí)，在拿到需求后，一起頭腦風(fēng)暴，制定這個(gè)矩陣，確定哪些內(nèi)容在何處進(jìn)行測(cè)試。”
目前尚不清楚小芯片是會(huì)有助于緩解一些問題，還是會(huì)帶來更大的麻煩。措格曼稱：“沒必要在與數(shù)字部分相同的技術(shù)節(jié)點(diǎn)制造模擬組件。將模擬部分分離到單獨(dú)的裸片中可以提高良率。在較舊的節(jié)點(diǎn)制造模擬 IP，然后用小芯片方法將它們整合在一起會(huì)有幫助，但也會(huì)將驗(yàn)證挑戰(zhàn)提升到更高層次。驗(yàn)證小芯片系統(tǒng)需要系統(tǒng)級(jí)測(cè)試平臺(tái)，將模擬和數(shù)字兩個(gè)領(lǐng)域以及互連模型都整合起來。”
小芯片肯定有一些巨大優(yōu)勢(shì)。貝卡稱：“通過讓模擬 IP 保留在成熟、特性明確的節(jié)點(diǎn)（如65納米或180納米）上，小芯片減少了可變性，簡(jiǎn)化了驗(yàn)證。這種方法還支持 IP 復(fù)用，降低了設(shè)計(jì)風(fēng)險(xiǎn)，縮短了上市時(shí)間。然而，基于小芯片的系統(tǒng)也引入了自身的復(fù)雜性。多節(jié)點(diǎn)驗(yàn)證、跨裸片時(shí)序以及模擬信號(hào)完整性必須精心管理。互連建模必須考慮插入損耗和噪聲耦合等模擬效應(yīng)，而相鄰高功率數(shù)字小芯片產(chǎn)生的熱噪聲和電源噪聲也需要特別關(guān)注。”
當(dāng)沒有充分了解問題的真正程度時(shí)，問題可能會(huì)隱藏起來。巴拉蘇布拉馬尼亞姆稱：“通過 3D 集成，我們實(shí)際上給問題增加了另一個(gè)維度。你需要考慮熱效應(yīng)。當(dāng)堆疊敏感組件時(shí)，如何讓它們不受熱變化的影響？這是一個(gè)很大的布局規(guī)劃和物理問題，需要工具來解決。我們看到的第二點(diǎn)是應(yīng)力。人們甚至不知道堆疊中的應(yīng)力到底如何影響性能。以及如何處理它？如何測(cè)量？如何建模？如何設(shè)計(jì)才能不用為此擔(dān)憂？”
很多事情變得更復(fù)雜了。貝卡稱：“從封裝角度來看，2.5D/3D 集成、扇出和 Redistribution Line（ Redistribution Line，RDL， Redistribution Line 中介層 ）等先進(jìn)平臺(tái)帶來了新挑戰(zhàn)。模擬模塊容易受到電源完整性問題、熱梯度和裸片間串?dāng)_的影響，所有這些都會(huì)降低性能。系統(tǒng)級(jí)封裝（SiP）設(shè)計(jì)結(jié)合了射頻、模擬和數(shù)字組件，這進(jìn)一步使驗(yàn)證復(fù)雜化，需要考慮電磁干擾、熱行為和信號(hào)完整性的多物理場(chǎng)仿真。”
人們對(duì)各種人工智能技術(shù)的潛在影響抱有很大樂觀態(tài)度。貝卡稱：“人工智能正開始在 AMS 驗(yàn)證中發(fā)揮變革性作用。機(jī)器學(xué)習(xí)模型可以從過去的仿真數(shù)據(jù)中學(xué)習(xí)，以提高覆蓋效率，并通過更少的運(yùn)行次數(shù)生成影響重大的極端情況。深度學(xué)習(xí)技術(shù)能夠進(jìn)行異常檢測(cè)，幫助發(fā)現(xiàn)難以捕捉的缺陷。人工智能還可以更準(zhǔn)確地預(yù)測(cè)寄生效應(yīng)和與版圖相關(guān)的變化，加快設(shè)計(jì)周期，實(shí)現(xiàn)更快的原型制作。盡管有這些優(yōu)勢(shì)，但在獲取高質(zhì)量訓(xùn)練數(shù)據(jù)、構(gòu)建可靠模型以及將人工智能集成到對(duì)精度要求嚴(yán)苛的模擬工作流程中，仍存在挑戰(zhàn)。”
有助于加快調(diào)試進(jìn)程的話，其價(jià)值將不可估量。科內(nèi)魯稱：“混合信號(hào)故障向來難以隔離，而這正是人工智能大有用武之地的地方。通過自動(dòng)進(jìn)行波形分析、識(shí)別異常并加快根本原因檢測(cè)，人工智能可以顯著簡(jiǎn)化驗(yàn)證周期中最耗時(shí)的部分。”
并更有效地利用仿真時(shí)間。埃爾班納稱：“驗(yàn)證這些場(chǎng)景所需的回歸測(cè)試運(yùn)行數(shù)量正迅速增長(zhǎng)，而人工智能正逐漸成為關(guān)鍵助力。這涵蓋從智能地刪減冗余測(cè)試列表，到挖掘過去的回歸測(cè)試數(shù)據(jù)以發(fā)現(xiàn)未覆蓋的漏洞、異常或故障模式等方面。即使在為更快速、更準(zhǔn)確的仿真對(duì)復(fù)雜模擬行為進(jìn)行建模方面，人工智能也能發(fā)揮重要作用，并有助于日益復(fù)雜的混合信號(hào)驗(yàn)證任務(wù)，提高首次流片成功的能力。”
模型生成可能極具價(jià)值。米思稱：“傳統(tǒng)的建模框架（有支持模型或行業(yè)標(biāo)準(zhǔn)化的內(nèi)容）可能會(huì)逐漸讓位于機(jī)器學(xué)習(xí)、機(jī)器訓(xùn)練或人工神經(jīng)網(wǎng)絡(luò)（ANN）模型。這并不是說這是解決所有問題的理想方案，因?yàn)閭鹘y(tǒng)建模框架確實(shí)能讓你更多地了解物理原理，但機(jī)器學(xué)習(xí)可以在目前沒有傳統(tǒng)模型或傳統(tǒng)模型精度不足的情況下提供模型。”
圖 2：人工智能如何影響混合信號(hào)開發(fā) 來源：Keysight
整個(gè)半導(dǎo)體行業(yè)都面臨人才短缺問題，而模擬設(shè)計(jì)需要長(zhǎng)期鉆研才能掌握。巴拉蘇布拉馬尼亞姆稱：“我們正尋求擴(kuò)充模擬設(shè)計(jì)人才隊(duì)伍，讓人工智能助手立即為他們提供幫助。就像一個(gè)知識(shí)助手，可以幫他們解決任何問題。你可以從解釋鎖相環(huán)（PLL）是什么開始。然后慢慢開始做參考設(shè)計(jì)。在很多方面，我們都可以真正幫助到人才隊(duì)伍。”
模擬電路在芯片面積中可能只占一小部分，但它存在的原因是數(shù)字電路無法執(zhí)行其功能。半導(dǎo)體行業(yè)受數(shù)字需求驅(qū)動(dòng)，這使得模擬電路的設(shè)計(jì)難度越來越大，與此同時(shí)，對(duì)模擬電路的性能要求還在持續(xù)增長(zhǎng)。模擬電路故障不斷增加，或許也就不足為奇了。
人們?cè)啻螄L試實(shí)現(xiàn)模擬設(shè)計(jì)流程的自動(dòng)化，但從本質(zhì)上講，它仍然是一個(gè)手動(dòng)流程，每個(gè)新的制造節(jié)點(diǎn)都得從頭開始。或許小芯片能讓模擬電路保留在更符合其要求的工藝節(jié)點(diǎn)上，延長(zhǎng) IP 的使用壽命，但在將小芯片技術(shù)用于模擬電路之前，可能需要讓該技術(shù)更加成熟一些。
對(duì)于人工智能能對(duì)模擬設(shè)計(jì)和驗(yàn)證產(chǎn)生巨大價(jià)值，人們?cè)絹碓綐酚^。米思稱：“在人工智能時(shí)代，可能會(huì)出現(xiàn)非常獨(dú)特的拓?fù)浣Y(jié)構(gòu)，這些結(jié)構(gòu)不在工程課程范圍內(nèi)，也不被人熟知，但依然具有創(chuàng)新性。隨著人工智能的潛力逐漸實(shí)現(xiàn)，工作流程會(huì)有很多進(jìn)展和變化。”
原文：
https://semiengineering.com/mixed-messages-for-mixed-signal-2
關(guān)鍵詞： 數(shù)模混合IC設(shè)計(jì) AMS
EETOP 官方微信
創(chuàng)芯大講堂 在線教育
半導(dǎo)體創(chuàng)芯網(wǎng) 快訊
相關(guān)文章
