芯片首次流片成功率“跳崖式”下降！
2025-04-23 12:01:41 EETOP由于芯片制造復雜度不斷增加、芯片制造商從單片芯片轉向多芯片組件后需要更多的迭代次數，以及越來越多的定制化需求使得設計和驗證工作耗時更長，首次流片成功的比例正在急劇下降。
一項新的功能驗證調查中的細節凸顯出，開發既具備功能性又可靠的先進芯片難度日益增大。在很多情況下，這些器件比光罩尺寸的片上系統（SoC）更大，而且它們包含各種組件和布線方案，這可能會降低其穩定性。因此，它們需要更多的優化和更多的迭代次數。
這些器件集成了更多的邏輯電路，其中一些是在不同的工藝節點上開發的。它們擁有更多的靜態隨機存取存儲器（SRAM）和更多的互連結構，而這兩者的發展速度都與邏輯電路的發展速度不同步。此外，它們需要更多的軟件，就大語言模型（LLM）和其他人工智能算法而言，軟件的發展速度比硬件快得多。它們還需要復雜的散熱技術、新材料、經過精心設計和定制的封裝，以及更精確的基于工作負載的模型。更糟糕的是，它們所需的驗證時間比預定的時間安排要多。
所有這些因素的綜合影響在最新數據中得到了體現。西門子電子設計自動化（EDA）公司的首席驗證科學家哈里?福斯特（Harry Foster）表示：“該行業在實現首次流片成功方面已處于歷史最低點。從歷史數據來看，這一比例通常在 30% 左右。兩年前，從 2023 年到 2024 年，這一比例從 30% 降至 24%。而這次下降到了 14%。這是一個數據點。另一個數據點是，從歷史上看，大約三分之二的項目會延期。現在這一比例上升到了 75%。”
圖 1：功能正確且可制造的設計數量正在下降。
在日益復雜和多層級的流程的每一個環節，都需要提高生產效率。通常情況下，這意味著要雇傭更多的工程師。但由于人才持續短缺，而且所需的廣泛培訓遠遠超出了工程師過去所需掌握的知識范疇，因此這是不可能實現的。這就是為什么 EDA 供應商如此專注于將人工智能融入他們的工具中，基本上是通過強化學習將這些知識編碼。但這種轉變仍需要時間。
福斯特說：“我們目前所做的并不奏效。我們需要大幅提高生產效率，而這并不是一個很多人喜歡談論的指標，因為它很難衡量。相對容易說的是，‘這個比那個快 10%’。此外，很多公司缺乏設計非常復雜芯片的技能，或者這對他們來說是新事物。在 20 世紀 90 年代末，每個人都在談論生產效率差距。現在的問題與 20 年前不同，但也有一些共同的主題。我們需要從孤立的工具集轉向更加互聯和集成的工具。”
圖 2：復雜度不斷增加，再加上生產效率差距，正在延長芯片制造的時間。
來源：西門子 EDA / 威爾遜研究 / 設計驗證大會（DVCon）
然而，生產效率問題不能完全歸咎于復雜度。即使是主流的芯片制造商，現在生產芯片的速度也比過去更快。
楷登電子（Cadence）公司驗證軟件高級總監馬特?格雷厄姆（Matt Graham）表示：“我最初是做驗證工作的，我們似乎都對首次流片成功有著某種程度的擔憂。很長一段時間以來，我們似乎都處于那種狀態。但在過去的一年到 18 個月里，突然之間每個人都在生產更多的芯片。即使是那些不專注于消費市場的公司，比如為測試設備制造芯片的公司，現在對芯片的需求量也達到了原來的四倍。他們從每 18 個月生產一款芯片，變成了每年生產4到5款芯片。這是因為突然之間所有東西都變得更加專業化了。”
在重大技術變革中，這種情況經常發生，此時工藝、工具和標準都需要迎頭趕上。格雷厄姆說：“我們常常會從更專業化走向更通用化，然后再回到專業化，而我們似乎正處于其中一個特定應用的循環中。這使得每個人生產的芯片數量增加了四五倍，但卻沒有人增加人員配置來完成四倍數量的芯片流片工作。而且如果你處于技術前沿，采用 3D 集成電路（3D-IC）或基于小芯片（chiplet）的設計，其中一片晶圓可能需要稍作調整。”
在技術前沿領域，變化既深刻又繁多，有時還因設計而異，這使得很難確定問題所在。許多這樣的設計都是為大型系統供應商內部使用而專門定制的，這些供應商希望為特定應用或數據類型突破性能極限。在這些情況下，重新流片的成本是預算過程的一部分，這也給數據帶來了一些不確定性。
新思科技（Synopsys）系統設計集團戰略項目和系統解決方案執行董事弗蘭克?希爾邁斯特（Frank Schirrmeister）表示：“對于重新流片的情況，邏輯功能仍然是最突出的問題。[西門子 EDA / 威爾遜研究集團] 的調查顯示，70% 的重新流片是由于規格變更導致的設計錯誤。這意味著有人誤解了規格要求并敲響了警鐘，所以 50% 的項目會進行第二輪流片。一些大型芯片制造商實際上預計會進行多達四次重新流片。所以歸根結底，這還是復雜度的問題。”
這也為 EDA 公司創造了一個潛在的巨大機遇，特別是那些將某種人工智能融入其工具和流程中的公司。
新思科技首席執行官薩辛?加齊（Sassine Ghazi）在新思科技用戶大會（Synopsys User Group）的主題演講中表示：“在生成式人工智能中，你有一個‘副駕駛’來協助和創造。通過我們與微軟合作開發的‘副駕駛’技術，你擁有了一個工作流程助手、知識助手和調試助手。你可以以更快的速度培養初級工程師，對于資深工程師也是如此。他們可以以更現代化、更有效、更高效的方式與我們的產品進行交互。然后還有創造性的元素。我們在早期就與客戶合作，從寄存器傳輸級（RTL）生成、測試平臺生成到測試斷言，在這些過程中你都可以有一個‘副駕駛’來幫助你創建部分 RTL、測試平臺文檔和測試斷言。”
在某些情況下，生產效率已經從過去的幾天提高到了現在的幾分鐘。但隨著智能體人工智能（agentic AI）的推出，最大的好處還在后頭，它從根本上提高了整個設計和驗證流程的抽象層次。
加齊說：“隨著人工智能的不斷發展，工作流程也會隨之改變。我們的利益相關者經常問我，什么時候我們能看到通過利用人工智能使 EDA 市場發生變化。我認為，除非工作流程發生改變，即你可以以截然不同的方式做某些事情，從而更快、更有效、更高效地交付產品，否則不會出現這種情況。現在，在智能體人工智能時代，智能體工程師將與人類工程師合作，以應對復雜度并改變工作流程。”
圖 3：從生成式人工智能到智能體人工智能的演變。 來源：新思科技
對問題進行抽象處理
工程師在進行先進設計時面臨的一些最大挑戰是理解設計中數百甚至數千個不同元素之間的依賴關系。過去，一個重要的解決辦法是更緊密地集成硬件和軟件。如今的協同設計可能包括數十個甚至數百個小芯片，這些小芯片需要獨立工作，有時還需要協同工作。為了理解所有可能的相互作用，需要進行多物理場仿真，而且現在的協同設計不再僅僅是硬件 - 軟件協同設計，它還包括各種類型的互連結構、封裝，可能還有光子學，在某些情況下甚至包括更大的系統級系統。
此外，所有設計都需要具備可測試性（可測性設計，DFT）、可制造性（可制造性設計，DFM），并具有足夠的良率（良率設計，DFY），而且還需要有足夠的內部控制措施，以防止過熱。如果確實出現過熱且老化速度比預期快的情況，就需要有重新路由信號的機制，而這主要是由軟件驅動的。
楷登電子的格雷厄姆說：“在驗證領域，我們看到軟件正越來越成為完整解決方案的一部分。這不再僅僅是‘我們要制造一個芯片’。而是特定的芯片。芯片的終端市場和最終應用場景是明確的。運行在芯片上的軟件棧是已知的，而且要嵌入芯片的機器人、汽車或其他設備也是明確的。并且需要從各個方面考慮這些因素，我們需要考慮軟件驗證、流片前的驗證，甚至可能在將其放入仿真器或原型平臺之前，就需要對軟件進行完善。”
在一開始，軟件和硬件分別應具備多少功能并不總是很明確。在復雜的設計中，微調這種平衡是一個耗時的過程，這很容易導致多次重新流片。
Axiomise 公司首席執行官阿希什?達爾巴里（Ashish Darbari）表示：“軟件引入了大量的功能和特性。如果硬件團隊，尤其是驗證團隊，沒有完全意識到這些，那么在正在測試的內容與已定義和確定范圍的內容之間就會存在很大的差距。這正是很多漏洞被遺漏的原因。我們進行所有這些虛擬原型設計，并盡早啟動軟件，以獲得 1 萬或 10 萬個仿真向量。但有誰會去關注邊界條件呢？一個項目接著一個項目，我們在最初的兩三個星期內就發現了所有這些錯誤情況問題，因為設計師們已經沒有時間了。”
新市場，不同的關注點
這些問題遠遠超出了功能驗證和調試的范疇，而在芯片制造之前，功能驗證和調試一直占據著芯片開發時間和資源的絕大部分。在汽車和軍事 / 航空等安全關鍵型應用中采用更復雜的芯片，為設計增加了全新的要求。過去，這些市場都不允許使用先進節點的芯片，因為它們被認為不夠可靠。但隨著中國比亞迪（BYD）和蔚來（NIO）等，以及美國 Rivian 和 Lucid 等電動汽車初創企業的競爭日益激烈，老牌汽車制造商正爭相將更多功能轉移到軟件上。而這只有通過使用更先進的芯片和高度定制化的封裝才能實現，隨著汽車制造商朝著更高水平的自動駕駛邁進，這種需求將變得越來越必要。
在這些系統中，安全性是一項基本要求，但任何系統出現故障也可能會帶來安全漏洞。因此，芯片的設計需要考慮更多的極端情況，從炎熱氣候下環境熱量導致的加速老化，到現實世界中的道路狀況。雖然其中很多情況可以通過仿真來模擬，但芯片也需要進行道路測試。如果任何問題無法通過軟件得到充分解決，芯片就需要重新流片。
Axiomise 公司的達爾巴里說：“功能驗證會耗費你大部分時間。但是，簡單的功耗優化，比如在設計中引入不確定值（X），很容易使一個模塊容易受到特洛伊木馬攻擊，因為這些不確定值現在在執行框架中提供了多種選擇。所以在芯片中，不確定值（X）要么是 0，要么是 1。實際上你不會看到不確定值（X），但從仿真和行為的角度來看，這些不確定值現在為最終用戶增加了綜合選擇，使他們能夠操作設計中本不應訪問的區域。所以一方面，你有功能驗證。另一方面，從功耗角度引入了這些不確定值問題，然后還有冗余區域。在安全性方面，芯片中的區域越大，暴露的風險就越大。”
整合各個部分
芯片中需要額外的硅片面積來容納更多的處理元件和更多的功能，或者在某種先進封裝中容納多個小芯片。但這也使得首次流片成功變得更加困難。
西門子的福斯特說：“你正在處理的加速器具有非常復雜的工作負載。這給設計帶來了很多我們甚至不知道如何從語義上描述的不確定性，因此很難進行驗證。其中一個挑戰是，我們建立了很多以工具為中心的流程，卻沒有考慮到優化所有這些所需的反饋循環。未來我們需要更互聯的流程。然后我們才能利用人工智能。一個明顯的例子是，當我進行可測性設計（DFT）時，‘哎呀，我無法達到故障覆蓋率要求’。所以現在我需要手動回到工具流程的早期階段。所有這些循環都需要閉合。但到哪里去找人來做這些工作呢？”
根據 EDA 公司以及一些領先的晶圓代工廠和外包半導體組裝與測試（OSAT）企業的說法，答案在于新的工具、方法，可能還包括更嚴格的設計規則和更有限的封裝選項。但現在要判斷這一切最終會如何發展還為時過早。變化的速度比幾年前任何人預測的都要快得多，而數據就是證明。
