浙江大學團隊研發高性能自整流憶阻器，與CMOS中道工藝兼容!
2024-12-16 09:01:40 EETOP本研究團隊選用了鎢的氧化物WO?作為核心材料。鎢是CMOS工藝中常用的金屬互連材料，這使得整個器件具有與現有工藝高度兼容的優勢。器件采用簡單的單氧化層結構，簡化了制備工藝，并有效降低了工業成本。
圖 論文部分成果展示
在性能方面，該器件展示了約103的開關比和105的整流比，表現出出色的穩定性，可在室溫下保持106秒以上的數據保持能力和104次循環以上的循環壽命。在100×100的陣列集成中，器件實現了97.3%的電阻讀取精度。當讀取裕度設置為10%時，基于該器件的無源陣列可以達到180.3 Gb的存儲容量。研究團隊還基于32×32的無源陣列模擬了片上卷積神經網絡，在手寫數字“0”、“1”和“2”的識別任務中取得了99.1%的識別準確率。
這項研究不僅在材料和工藝上實現了創新，更為自整流憶阻器在標準CMOS制造工藝中的集成提供了可行方案。該成果為突破存儲器件密度限制和推動神經形態計算的發展開辟了新的途徑，為大規模存儲和類腦計算應用提供了重要的技術支撐，展示了在后摩爾時代推進集成電路技術發展的巨大潛力。
研究背景
隨著后摩爾時代的到來，集成電路的發展面臨著傳統架構的瓶頸，如何突破存儲器件的密度限制成為關鍵。憶阻器作為新一代的非易失性存儲器件，因其高密度集成和類腦計算潛力而備受關注。然而，傳統的憶阻器在高密度陣列集成中會產生嚴重的串擾效應，影響器件的讀取準確性，與CMOS工藝不兼容的材料體系也制約了其實際應用。
自整流憶阻器的出現為這一問題提供了有效的解決方案。自整流憶阻器在正向電壓下導通，負向電壓下截止，能夠有效抑制反向電流，從而當集成于被動陣列時避免了讀取高阻態器件時周邊低阻態器件導致的滲透電流。這種特性使得無需額外的選擇器件，就能實現高密度的無源交叉陣列，降低了制造成本和復雜度。
研究團隊簡介
張亦舒 浙江大學杭州國際科創中心百人計劃研究員、求是科創學者，浙江省海外高層次人才
長期從事圍繞新型存儲器（RRAM, FeRAM等）實現的存算一體和神經形態計算研究，在相關領域發表學術論文50余篇，其中第一作者/通訊作者論文25篇，包括《Nature Communications》、《Advanced Materials》（4篇）、《Advanced Functional Materials》、《InfoMat》和《Nano Letters》（5篇）等；以第一發明人申請發明專利16項，授權6項，其中2項美國專利。參與編著由吳漢明院士主編的《集成電路制造大生產工藝技術》教材第17章。主持參與包括國家自然科學基金，科技部重點研發計劃，浙江省重大基金在內的多項省部級項目。受邀擔任International Journal of Extreme Manufacturing、Brain-X、Progress in Natural Science-Materials International和CMC-Computers Materials & Continua等國際學術期刊青年編委。獲得包括第二屆全國博士后創新創業銀獎和國家優秀自費留學生獎學金等獎項。
王字健 浙江大學集成電路學院2022級直博士
曾前往加拿大滑鐵盧大學交流，從事自整流RRAM器件的集成，光感存算一體化以及新型神經形態器件方面的研究。目前已經在《Physical Review Applied》《International Journal of Extreme Manufacturing》《Applied Physics Letters》《ACS Applied Materials & Interfaces》《Advanced Material》等期刊發表SCI論文七篇，其中第一作者論文2篇。中國發明專利兩項。
