EDA基本準就緒！臺積電：2 納米芯片開發生態系統即將完成！
2023-10-17 11:13:58 EETOP本文由EETOP編譯整理自anandtech
臺積電設計基礎設施管理主管Dan Kochpatcharin 在阿姆斯特丹舉行的OIP 2023 會議上表示：“對于 N2，我們可以提前兩年與他們合作，因為納米片是不同的。EDA工具必須提前準備就緒。我們擁有一支龐大的工程團隊來與EDA 合作伙伴、IP合作伙伴和以及其他合作伙伴合作。”
注：*臺積電公布的芯片密度反映了"混合 "芯片密度，包括 50% 邏輯、30% SRAM 和 20% 模擬。
原定于 2025 年下半年某個時間開始生產 N2 芯片的準備工作很早就開始了。納米片 GAA 晶體管的行為與熟悉的 FinFET 不同，因此 EDA 和其他工具和 IP 制造商必須從頭開始構建他們的產品。這就是臺積電開放創新平臺（OIP）展示其實力的地方，使臺積電的合作伙伴能夠提前開始開發他們的產品。
目前，Cadence、Synopsys的主要EDA工具以及Ansys、西門子的很多EDA工具都已經通過了臺積電的認證，芯片開發商已經可以使用它們來設計芯片。此外，Cadence和 Synopsys的 EDA 軟件已準備好進行模擬設計遷移。此外，Cadence的 EDA 工具已經支持 N2P 的背面供電網絡。
對于預構建的 IP 設計，會花費更長的時間。TSMC 的基礎庫和 IP，包括標準單元、GPIO/ESD、PLL、SRAM 和 ROM，已準備好用于移動和高性能計算應用。同時，一些PLL 存在于硅前開發套件中，而其他PLL 則經過硅驗證。最后，根據臺積電的PPT，非易失性存儲器、接口 IP 甚至芯片組 IP 等區塊尚未面世，這也是某些芯片設計的瓶頸所在，但Alphawave、Cadence、Credo、eMemory、GUC 和 Synopsys等公司正在積極開發或計劃開發這些區塊。最終，用于設計2 納米芯片的工具和庫生態系統正在逐步完善，但還不是全部。
Kochpatcharin說：“開發以納米片晶體管的IP并不難，但它確實需要更多的周期時間。其中一些IP供應商也需要接受培訓，因為這是不同的。從平面晶體管到FinFET，并不難，你只需要知道如何做FinFET。這是一樣的，你只需要知道如何去做。所以，訓練確實需要一些時間，但當你接受訓練時，這很容易。這就是為什么我們開始得很早。”
雖然芯片的許多主要構件都已具備 N2-就緒條件，但在臺積電 2 納米級工藝技術投入量產之前，許多公司仍有許多工作要做。傾向于自行設計（或聯合設計）IP 和開發工具的大公司已經在開發 2 納米芯片，到 2025 年下半年開始量產時，他們的產品應該已經準備就緒。由于臺積電及其合作伙伴的 2納米準備工作進展順利，其他公司也可以啟動設計引擎。
