突破！聯(lián)發(fā)科用AI設(shè)計(jì)芯片，幾小時(shí)完成工程師數(shù)周的工作！
2022-10-26 13:08:34
EETOP
點(diǎn)擊關(guān)注->創(chuàng)芯網(wǎng)公眾號，后臺告知EETOP論壇用戶名，獎勵200信元
據(jù)中國臺灣媒體Technews10月26日報(bào)道，聯(lián)發(fā)科宣布，近期機(jī)器學(xué)習(xí)導(dǎo)入芯片設(shè)計(jì)，運(yùn)用強(qiáng)化學(xué)習(xí)(reinforcement learning) 讓機(jī)器自我探索學(xué)習(xí)，預(yù)測芯片最佳電路區(qū)塊位置(location) 與形狀(shape)，可大幅縮短開發(fā)時(shí)間并建構(gòu)更強(qiáng)大芯片，成為改變游戲規(guī)則的大突破。此技術(shù)將于11 月臺灣地區(qū)舉行IEEE 亞洲固態(tài)電路研討會A-SSCC (Asian Solid-State Circuits Conference) 發(fā)表，同步申請國際專利。
聯(lián)發(fā)科指出，AI 先進(jìn)技術(shù)注入新演算法，針對極復(fù)雜的芯片設(shè)計(jì)，決定最佳電路配置，除了決定區(qū)塊(block) 最佳位，還能調(diào)整成最佳形狀，將機(jī)器學(xué)習(xí)應(yīng)用在最佳化設(shè)計(jì)、減少錯誤，探索未知、協(xié)助工程師花更少時(shí)間，產(chǎn)出更好成果。
聯(lián)發(fā)科芯片設(shè)計(jì)研發(fā)本部群資深副總經(jīng)理蔡守仁表示，不論企業(yè)界和學(xué)術(shù)界，近年少有早期電路區(qū)塊布局文獻(xiàn)研究。聯(lián)發(fā)科本次突破性發(fā)展，將AI 和EDA 結(jié)合出機(jī)器最佳化電路區(qū)塊布局，協(xié)助研發(fā)人員提高效率并自動執(zhí)行最佳化任務(wù)。技術(shù)逐步整合導(dǎo)入聯(lián)發(fā)科全線開發(fā)設(shè)計(jì)流程，包括手機(jī)、電視、網(wǎng)絡(luò)通信等芯片，有效提升研發(fā)能量、縮短研發(fā)時(shí)程、協(xié)助公司及客戶快速搶占市場先機(jī)。隨著芯片復(fù)雜性不斷提高，如何讓數(shù)量龐大的組件處于最佳位置且功能正常，是芯片布局的嚴(yán)峻挑戰(zhàn)。早期電路區(qū)塊布局仰賴人力及經(jīng)驗(yàn)，往往需耗時(shí)數(shù)周才能產(chǎn)出方案給芯片系統(tǒng)開發(fā)者使用。聯(lián)發(fā)科透過跨部門合作，運(yùn)用AI 機(jī)器學(xué)習(xí)演算法，可將時(shí)間縮短至一天甚至數(shù)小時(shí)，就能預(yù)測出最佳化電路區(qū)塊布局，效益不只超越人工，更能透過GPU 加速，提供多達(dá)數(shù)十項(xiàng)可行開發(fā)方案，釋放研發(fā)人力時(shí)間及心力投注其他更復(fù)雜的系統(tǒng)架構(gòu)。聯(lián)發(fā)科還運(yùn)用模型預(yù)訓(xùn)練技術(shù)，讓機(jī)器持續(xù)隨專案演化，將一代優(yōu)于一代的精神應(yīng)用至芯片開發(fā)。IEEE 國際固態(tài)電路學(xué)會旗下亞洲固態(tài)電路研討會及國際固態(tài)電路研討會（ISSCC），皆為IC 設(shè)計(jì)領(lǐng)域的旗艦型研討會。聯(lián)發(fā)科2004 年起共累計(jì)85 篇論文收錄于ISSCC，是臺灣地區(qū)唯一連續(xù)19 年皆有作品入選的企業(yè)，先進(jìn)技術(shù)領(lǐng)域投入備受國際肯定。隨著亞太區(qū)半導(dǎo)體產(chǎn)業(yè)影響力近年持續(xù)增加，A-SSCC 也成為IC 設(shè)計(jì)領(lǐng)域?qū)W術(shù)發(fā)表的最高指標(biāo)之一，在臺灣地區(qū)、韓國、日本、新加坡等地區(qū)巡回舉辦，為半導(dǎo)體領(lǐng)域的年度盛事。2022 年聯(lián)發(fā)科研究論文為臺灣地區(qū)業(yè)界唯一獲選A-SSCC 的公司。
關(guān)鍵詞：
AI設(shè)計(jì)芯片
聯(lián)發(fā)科
