7折補(bǔ)貼即將結(jié)束！《零基礎(chǔ)數(shù)字IC設(shè)計(jì)就業(yè)課程》更新結(jié)束倒計(jì)時(shí)！已更新到第88課時(shí)：RISC_V 處理器總結(jié)學(xué)習(xí)！
2022-09-21 14:33:28
EETOP
點(diǎn)擊關(guān)注->創(chuàng)芯網(wǎng)公眾號(hào)，后臺(tái)告知EETOP論壇用戶名，獎(jiǎng)勵(lì)200信元
該課程屬于連載課程，共96課時(shí)，任何階段都可以購(gòu)買學(xué)習(xí)，目前已更新到88課時(shí)RISC_V 處理器總結(jié)學(xué)習(xí)。
課程更新完畢之前享有超值福利補(bǔ)貼！送2400元優(yōu)惠券（7折）！更新完畢后優(yōu)惠將會(huì)取消，請(qǐng)感興趣的朋友及時(shí)參加學(xué)習(xí)。如果對(duì)課程需要進(jìn)一步了解，也可添加微信 ssywtt，留言：數(shù)字芯片設(shè)計(jì)咨詢。拉你進(jìn)入課程咨詢?nèi)海n程購(gòu)買完成的同學(xué)將被邀請(qǐng)到課程vip學(xué)習(xí)討論群，與行業(yè)內(nèi)的同學(xué)及授課老師一起交流答疑學(xué)習(xí)。《零基礎(chǔ)學(xué)習(xí)數(shù)字芯片設(shè)計(jì)入門課程》
掃描二維碼直接獲取福利補(bǔ)貼2400元
注意！由于蘋果對(duì)蘋果用戶收取額外渠道費(fèi)30% 所以蘋果用戶請(qǐng)勿在網(wǎng)易app里下單，通過微信或者PC端購(gòu)買均可。具體操作咨詢也可以添加微信ssywtt進(jìn)行詳細(xì)了解。
本課程適合所有有志向進(jìn)入數(shù)字芯片設(shè)計(jì)領(lǐng)域、贏取高薪職位的專業(yè)以及非專業(yè)人士
- 理工科類本科及研究生相關(guān)專業(yè)：微電子，集成電路，電子信息，計(jì)算機(jī)，通信工程，自動(dòng)化，機(jī)械電子，電氣工程等專業(yè)。
- 理科類本科及研究生不相關(guān)專業(yè)：生物工程、化學(xué)工程與工藝、物理、材料工程等非集成電路相關(guān)專業(yè)，有意投身半導(dǎo)體事業(yè)的同學(xué)。
- 有意向轉(zhuǎn)入IC行業(yè)的在職人士。
本期已更新部分：
數(shù)字芯片通識(shí)
第1講 什么是數(shù)字芯片
第2講 數(shù)字芯片設(shè)計(jì)流程概述第3講 數(shù)字邏輯基礎(chǔ)知識(shí)學(xué)習(xí)之一第4講 數(shù)字邏輯基礎(chǔ)知識(shí)學(xué)習(xí)之二第5講 數(shù)字邏輯基礎(chǔ)知識(shí)學(xué)習(xí)之三第6講 數(shù)字邏輯基礎(chǔ)知識(shí)學(xué)習(xí)之四第7講 數(shù)字CMOS邏輯基礎(chǔ)知識(shí)學(xué)習(xí)（上）第8講 數(shù)字CMOS邏輯基礎(chǔ)知識(shí)學(xué)習(xí)（下）第9講 芯片開發(fā)Linux虛擬機(jī)安裝第10講上EDA平臺(tái)操作一個(gè)簡(jiǎn)單的數(shù)字芯片設(shè)計(jì)第11講 Linux基礎(chǔ)VIM編輯器基礎(chǔ)知識(shí)第12講 Shell常見指令與gvim編輯器實(shí)操
第2部分：Verilog HDL入門
第13講 verilog HDL設(shè)計(jì)module結(jié)構(gòu)分解認(rèn)知第14講 表達(dá)式操作符與操作數(shù)詳解第15講 Verilog HDL組合邏輯實(shí)現(xiàn)方式講解與EDA實(shí)操（上）第16講 Verilog HDL組合邏輯實(shí)現(xiàn)方式講解與EDA實(shí)操（下）第17講 Verilog HDL時(shí)序邏輯實(shí)現(xiàn)第18講 Verilog HDL時(shí)序邏輯EDA實(shí)操第19講 Verilog HDL 條件語(yǔ)句詳解第20講 Verilog HDL門級(jí)建模、數(shù)據(jù)流建模、行為級(jí)建模講解與EDA實(shí)操第21講 Verilog HDL其他常見語(yǔ)法第22講 Verilog HDL代碼風(fēng)格第23講 使用Makefile簡(jiǎn)化編譯操作第25講 高性能數(shù)字電路設(shè)計(jì)基礎(chǔ)第26講 數(shù)字電路設(shè)計(jì)復(fù)位與毛刺消除第27講 數(shù)字芯片流水線設(shè)計(jì)第28講 流水線設(shè)計(jì)實(shí)操練習(xí)第29講 數(shù)字電路設(shè)計(jì)狀態(tài)機(jī)第30講 數(shù)字電路設(shè)計(jì)狀態(tài)機(jī)（下）第31講 Verilog初級(jí)設(shè)計(jì)--呼吸燈的設(shè)計(jì)第32講 Verilog初級(jí)設(shè)計(jì)--呼吸燈手撕代碼第33講 狀態(tài)機(jī)實(shí)操設(shè)計(jì)--序列碼檢測(cè)器第34講 狀態(tài)機(jī)實(shí)操設(shè)計(jì)--可樂自動(dòng)販賣機(jī)第35講 數(shù)字電路設(shè)計(jì)時(shí)鐘與時(shí)序第36講 數(shù)字電路設(shè)計(jì)異步時(shí)鐘第37講 數(shù)字電路設(shè)計(jì)握手協(xié)議第38講 數(shù)字電路設(shè)計(jì)FIFO設(shè)計(jì)簡(jiǎn)介第39講 同步FIFO設(shè)計(jì)與實(shí)操（上）第40講 同步FIFO設(shè)計(jì)與實(shí)操（下）第41講 異步FIFO設(shè)計(jì)規(guī)格第42講 異步FIFO初步設(shè)計(jì)實(shí)操第43講 異步FIFO設(shè)計(jì)實(shí)操之一第44講 異步FIFO設(shè)計(jì)實(shí)操之二第45講 數(shù)字電路設(shè)計(jì)低功耗設(shè)計(jì)概述第46講 低功耗設(shè)計(jì)--系統(tǒng)架構(gòu)級(jí)概述第47講 低功耗設(shè)計(jì)--RTL級(jí)概述第48講 SystemVerilog與Verilog第49講 System Verilog數(shù)據(jù)類型講解第50講 System Verilog數(shù)據(jù)類型實(shí)操第51講 System Verilog的斷言--SVA第52講 System Verilog的斷言實(shí)操第53講 I2C項(xiàng)目芯片需求與設(shè)計(jì)方案制定第54講 數(shù)字芯片設(shè)計(jì)相關(guān)總線協(xié)議概述第55講 實(shí)訓(xùn)I2C項(xiàng)目芯片規(guī)格第56講 I2C如何開展相關(guān)協(xié)議的學(xué)習(xí)第57講 實(shí)訓(xùn)I2C的Register模塊的設(shè)計(jì)（上）第58講 實(shí)訓(xùn)I2C的Register模塊的設(shè)計(jì)（下）第59講 實(shí)訓(xùn)I2C的i2c_bit_ctrl模塊的設(shè)計(jì)（上）第60講 實(shí)訓(xùn)I2C的i2c_bit_ctrl模塊的設(shè)計(jì)（下）第61講 實(shí)訓(xùn)I2C的i2c_byte_ctrl模塊的設(shè)計(jì)（上）第62講 實(shí)訓(xùn)I2C的i2c_byte_ctrl模塊的設(shè)計(jì)（下）第63講 實(shí)訓(xùn)I2C的top頂層集成第64講 實(shí)訓(xùn)I2C的top頂層集成第65講 實(shí)訓(xùn)PPU的芯片規(guī)格說(shuō)明（上）第66講 實(shí)訓(xùn)PPU的芯片規(guī)格說(shuō)明（下）第67講 實(shí)訓(xùn)PPU的模塊CRG的設(shè)計(jì)（上）第68講 實(shí)訓(xùn)PPU的模塊CRG的設(shè)計(jì) （下）第69講 實(shí)訓(xùn)PPU的模塊cpu_if的設(shè)計(jì)（上）第70講 實(shí)訓(xùn)PPU的模塊cpu_if的設(shè)計(jì)（下）第71講 實(shí)訓(xùn)PPU的模塊test_core的設(shè)計(jì)（上）第72講 實(shí)訓(xùn)PPU的模塊test_core的設(shè)計(jì)（下）第73講 實(shí)訓(xùn)PPU的模塊spt功能設(shè)計(jì)（上）第74講 實(shí)訓(xùn)PPU的模塊spt功能設(shè)計(jì)（下）第75講 實(shí)訓(xùn)PPU的頂層集成第76講 實(shí)訓(xùn)PPU的簡(jiǎn)單驗(yàn)證第77講 設(shè)計(jì)應(yīng)該知道驗(yàn)證工程師做的事第78講 PPU驗(yàn)證的測(cè)試點(diǎn)分解與UVM環(huán)境如何跑起來(lái)第80講 RISC_V SoC的認(rèn)識(shí)第81講 RISC_V SoC代碼的設(shè)計(jì)（上）第82講 RISC_V SoC代碼的設(shè)計(jì)（下）第83講 RISC_V SoC中memory的設(shè)計(jì)第84講 RISC_V SoC中BUS總線的設(shè)計(jì)第85講 RISC_V SoC中GPIO的設(shè)計(jì)第86講 RISC_V SoC中UART的設(shè)計(jì)
理論部分之外，我們提供Linux學(xué)習(xí)平臺(tái)以及EDA的相關(guān)安裝包服務(wù)，與學(xué)員一起搭建學(xué)習(xí)數(shù)字芯片設(shè)計(jì)的最佳環(huán)境，通過理論學(xué)習(xí)+實(shí)訓(xùn)項(xiàng)目，幫助學(xué)員掃清學(xué)習(xí)數(shù)字前端設(shè)計(jì)過程中一切障礙。順利完成學(xué)習(xí)的學(xué)員，將全面掌握業(yè)界通用的數(shù)字前端設(shè)計(jì)項(xiàng)目開發(fā)體系與流程，達(dá)到數(shù)字前端崗位入門的要求，通過入職后簡(jiǎn)單的公司培訓(xùn)，可以直接上手公司項(xiàng)目。通過對(duì)芯片設(shè)計(jì)行業(yè)以及芯片設(shè)計(jì)工程師的工作內(nèi)容做出梳理，引導(dǎo)大家樹立對(duì)芯片設(shè)計(jì)領(lǐng)域正確的認(rèn)識(shí)。本部分內(nèi)容對(duì)于學(xué)員整體把握數(shù)字芯片設(shè)計(jì)起到非常重要的全局作用。課程從芯片設(shè)計(jì)的基礎(chǔ)語(yǔ)言Verilog HDL講起，從最基礎(chǔ)的概念開始，將每一個(gè)知識(shí)點(diǎn)轉(zhuǎn)換到實(shí)操當(dāng)中，讓大家感受到EDA軟件的操作，借此將學(xué)員設(shè)計(jì)語(yǔ)言障礙清掃干凈，學(xué)完這部分內(nèi)容，學(xué)員基本能達(dá)到設(shè)計(jì)入門的程度。在此基礎(chǔ)上，學(xué)員既可以選擇繼續(xù)學(xué)習(xí)設(shè)計(jì)，也可以走數(shù)字驗(yàn)證的路線。深入學(xué)習(xí)FIFO設(shè)計(jì)，幫學(xué)員徹底搞清楚什么是FIFO，學(xué)會(huì)模塊設(shè)計(jì)和設(shè)計(jì)文檔。通過三個(gè)硬核的實(shí)訓(xùn)項(xiàng)目，真學(xué)真練，在實(shí)操中完成數(shù)字前端設(shè)計(jì)的系統(tǒng)學(xué)習(xí)。在這一部分將看到I2C core虛擬項(xiàng)目設(shè)計(jì)、PPU虛擬項(xiàng)目項(xiàng)目設(shè)計(jì)、RISC_CPU虛擬項(xiàng)目設(shè)計(jì)。這一部分是數(shù)字芯片綜合概念以及DC工具使用。通過綜合概念綜述、時(shí)序、綜合庫(kù)概述等的講解，結(jié)合DC工具使用，完成虛擬項(xiàng)目綜合。附加一個(gè)項(xiàng)目，供學(xué)有余力的同學(xué)深入研究。作為整個(gè)培訓(xùn)的最后一個(gè)項(xiàng)目，會(huì)幫助學(xué)員理順整個(gè)設(shè)計(jì)工作的思路，為進(jìn)入職場(chǎng)做好準(zhǔn)備。
| | | |
| 數(shù)字芯片設(shè)計(jì)通識(shí) | - 第2講數(shù)字芯片設(shè)計(jì)流程概述
- 第3講數(shù)字邏輯基礎(chǔ)知識(shí)學(xué)習(xí)之一
- 第4講數(shù)字邏輯基礎(chǔ)知識(shí)學(xué)習(xí)之二
- 第5講數(shù)字邏輯基礎(chǔ)知識(shí)學(xué)習(xí)之三
- 第6講數(shù)字邏輯基礎(chǔ)知識(shí)學(xué)習(xí)之四
- 第7講數(shù)字CMOS邏輯基礎(chǔ)知識(shí)學(xué)習(xí)——上
- 第8講數(shù)字CMOS邏輯基礎(chǔ)知識(shí)學(xué)習(xí)——下
- 第10講操作一個(gè)簡(jiǎn)單的數(shù)字芯片設(shè)計(jì)
- 第11講數(shù)字芯片驗(yàn)證基本技能——inux基礎(chǔ)VIM編輯器基礎(chǔ)知識(shí)
- 第12講數(shù)字芯片設(shè)計(jì)基本技能——She常見指令與gvim編輯器實(shí)操演示
| |
| | - 第13講 Veriog HD設(shè)計(jì)modue結(jié)構(gòu)分解認(rèn)知
- 第14講表達(dá)式操作符與操作數(shù)詳解
- 第15講Veriog HD組合邏輯實(shí)現(xiàn)方式講解與EDA實(shí)操（上）
- 第16講Veriog HD組合邏輯實(shí)現(xiàn)方式講解與EDA實(shí)操（下）
- 第17講Veriog HD時(shí)序邏輯實(shí)現(xiàn)
- 第18講Veriog HD時(shí)序邏輯EDA實(shí)操
- 第19講 Veriog HD 條件語(yǔ)句詳解
- 第20講 Veriog HD門級(jí)建模、數(shù)據(jù)流建模、行為級(jí)建模講解與EDA實(shí)操
- 第22講 Veriog HD coding styte
- 第23講使用Makefie簡(jiǎn)化編譯操作
- 第25講高性能數(shù)字電路設(shè)計(jì)基礎(chǔ)
- 第26講數(shù)字電路設(shè)計(jì)復(fù)位與毛刺消除
- 第29講數(shù)字電路設(shè)計(jì)狀態(tài)機(jī)（上）
- 第30講數(shù)字電路設(shè)計(jì)狀態(tài)機(jī)（下）
- 第31講 Veriog初級(jí)設(shè)計(jì)——呼吸燈的設(shè)計(jì)
- 第32講 Veriog初級(jí)設(shè)計(jì)——呼吸燈手撕代碼
- 第33講狀態(tài)機(jī)實(shí)操設(shè)計(jì)——序列碼檢測(cè)器
- 第34講狀態(tài)機(jī)實(shí)操設(shè)計(jì)——可樂自動(dòng)販賣機(jī)
- 第35講數(shù)字電路設(shè)計(jì)時(shí)鐘與時(shí)序
- 第36講數(shù)字電路設(shè)計(jì)異步時(shí)鐘
- 第37講數(shù)字電路設(shè)計(jì)握手協(xié)議
- 第38講數(shù)字電路設(shè)計(jì)FIFO設(shè)計(jì)簡(jiǎn)介
- 第40講同步FIFO初步設(shè)計(jì)代碼
- 第41講同步FIFO設(shè)計(jì)代碼完善
- 第42講同步FIFO設(shè)計(jì)代碼驗(yàn)證
- 第44講FIFO模塊設(shè)計(jì)讀寫指針模塊設(shè)計(jì)之一
- 第45講 FIFO模塊設(shè)計(jì)空滿標(biāo)志模塊設(shè)計(jì)之一
- 第46講 FIFO驗(yàn)證以及芯片設(shè)計(jì)文檔之一
- 第47講FIFO模塊設(shè)計(jì)讀寫指針模塊設(shè)計(jì)之二
- 第48講 FIFO模塊設(shè)計(jì)空滿標(biāo)志模塊設(shè)計(jì)之二
- 第49講 FIFO驗(yàn)證以及芯片設(shè)計(jì)文檔之二
- 第51講低功耗設(shè)計(jì)簡(jiǎn)介一
- 第52講低功耗設(shè)計(jì)簡(jiǎn)介二
- 第53講 System Veriog設(shè)計(jì)屬性補(bǔ)充講解一
- 第54講 System Veriog設(shè)計(jì)屬性補(bǔ)充講解二
| |
| I2C core虛擬項(xiàng)目設(shè)計(jì) | - 第55講 I2C相關(guān)協(xié)議分析講解
- 第57講 I2C模塊bit模式設(shè)計(jì)講解
- 第58講 I2C模塊bit模式設(shè)計(jì)實(shí)操
- 第59講 I2C模塊byte模式設(shè)計(jì)講解
- 第60講 I2C模塊byte模式設(shè)計(jì)實(shí)操
- 第61講 I2C模塊頂層寄存器設(shè)計(jì)講解
- 第62講 I2C模塊頂層寄存器設(shè)計(jì)實(shí)操
| |
| PPU虛擬項(xiàng)目項(xiàng)目設(shè)計(jì) | - 第67講 PPU相關(guān)CRG模塊設(shè)計(jì)
- 第68講 PPU相關(guān)CRG模塊設(shè)計(jì)
- 第69講 PPU相關(guān)SRAM模塊設(shè)計(jì)
- 第70講 PPU相關(guān)SRAM模塊驗(yàn)證
- 第71講 PPU相關(guān)core模塊設(shè)計(jì)
- 第72講 PPU相關(guān)core模塊驗(yàn)證
- 第73講 PPU相關(guān)register模塊設(shè)計(jì)
- 第74講 PPU相關(guān)register模塊驗(yàn)證
- 第75講 PPU集成設(shè)計(jì)與驗(yàn)證上
- 第76講 PPU集成設(shè)計(jì)與驗(yàn)證下
| |
| RSIC_CPU虛擬項(xiàng)目設(shè)計(jì) | - 第77講 CPU指令系統(tǒng)簡(jiǎn)介
- 第79講 RSIC_CPU模塊設(shè)計(jì)需求
- 第80講 RSIC_CPU存儲(chǔ)單元設(shè)計(jì)與驗(yàn)證
- 第81講 RSIC_CPU存儲(chǔ)單元設(shè)計(jì)與驗(yàn)證
- 第82講 RSIC_CPU邏輯運(yùn)算單元設(shè)計(jì)與驗(yàn)證
- 第83講 RSIC_CPU邏輯運(yùn)算單元設(shè)計(jì)與驗(yàn)證
- 第84講 RSIC_CPU控制器設(shè)計(jì)與驗(yàn)證
- 第85講 RSIC_CPU控制器設(shè)計(jì)與驗(yàn)證
- 第86講 RSIC_CPU集成設(shè)計(jì)與驗(yàn)證
- 第87講 RSIC_CPU集成設(shè)計(jì)與驗(yàn)證
| |
| | - 第91講 IO約束以及設(shè)計(jì)規(guī)則
| |
關(guān)鍵詞：
數(shù)字IC設(shè)計(jì)
芯片
半導(dǎo)體
