Synopsys為DDR5和DDR4創(chuàng)建了新的物理接口
2021-08-13 09:47:39 Synopsys
Synopsys使用內(nèi)部的DesignWare IP，為芯片開發(fā)商提供服務(wù)，無論是SoC、
SSD控制器還是CPU，都可以將物理接口和控制器IP安裝到5納米架構(gòu)中，并確保所有系統(tǒng)使用Synopsys提供的經(jīng)過驗(yàn)證的IP正確處理。
DesignWare IP結(jié)構(gòu)包括一個(gè)用于DDR5和DDR4內(nèi)存模塊的控制器，具有命令調(diào)度器、雙通道支持、ECC內(nèi)存（可選）、內(nèi)存協(xié)議處理器和DFI 5.0物理接口。它具有64個(gè)CAM條目，用于讀取和寫入內(nèi)存模塊，以及處理低至8個(gè)時(shí)鐘周期的各種延遲水平。
Synopsys DesignWare IP是利用Arm AMBA 3.0 APB接口進(jìn)行編程的。該公司還利用設(shè)計(jì)和重用程序提供經(jīng)過硅驗(yàn)證的DDR5和DDR4物理層。該應(yīng)用支持高達(dá)6400MT/s的數(shù)據(jù)傳輸率和內(nèi)存的子系統(tǒng)，在它的結(jié)構(gòu)中允許多達(dá)四個(gè)物理等級(jí)，其物理控制器及其物理控制器支持所有JEDEC標(biāo)準(zhǔn)的DDR5和DDR4運(yùn)用。
免責(zé)聲明：本文由作者原創(chuàng)。文章內(nèi)容系作者個(gè)人觀點(diǎn)，轉(zhuǎn)載目的在于傳遞更多信息，并不代表EETOP贊同其觀點(diǎn)和對(duì)其真實(shí)性負(fù)責(zé)。如涉及作品內(nèi)容、版權(quán)和其它問題，請(qǐng)及時(shí)聯(lián)系我們，我們將在第一時(shí)間刪除！
EETOP 官方微信
創(chuàng)芯大講堂 在線教育
半導(dǎo)體創(chuàng)芯網(wǎng) 快訊
相關(guān)文章
