芯突破！把四層晶圓堆疊在一起！真正的下一代3D芯片堆疊指日可待！
2021-07-21 12:20:53 EETOP編譯
真正的下一代3D芯片堆疊可能就在眼前，因?yàn)閬?lái)自比利時(shí)微電子研究中心(InteruniversityMicroelectronics Centre, IMEC)的研究人員剛剛實(shí)現(xiàn)了一項(xiàng)技術(shù)突破，使多達(dá)四個(gè)半導(dǎo)體層可以堆疊在一起。與傳統(tǒng)的二維制造技術(shù)相比，這可以節(jié)省高達(dá)50%的成本，該技術(shù)將可能被用于未來(lái)最好的CPU和最好的顯卡芯片。
這一成就比AMD宣布的、臺(tái)積電支持的SRAM堆疊技術(shù)更上一層樓，因?yàn)樵撎厥夤に嚹壳爸荒軐蓚€(gè)芯片（在AMD的案例中，第一層是Zen 3 CCX，第二層是96MB的SRAM緩存）粘合在一起。而IME的研究人員展示的工藝成功地通過(guò)TSV（硅通孔）粘合了四個(gè)獨(dú)立的硅層，允許不同芯片之間進(jìn)行高速通信。
TSV和它們所實(shí)現(xiàn)的主動(dòng)式晶圓堆疊被譽(yù)為維持（甚至改善）摩爾定律的最重要的技術(shù)突破之一，因?yàn)樗鼈冊(cè)试S更寬的信息總線，不需要以極高的頻率來(lái)實(shí)現(xiàn)性能目標(biāo)。這反過(guò)來(lái)又使設(shè)計(jì)更加密集，因?yàn)橐郧八脚帕械囊恍┙M件現(xiàn)在可以垂直堆疊。它還允許更高的功率效率，更有效的散熱，甚至可以提高產(chǎn)能。最后一個(gè)原因是，例如，集成在CPU中的不同組件現(xiàn)在可以在不同的晶圓中制造，而不是舊的單片式方式，從而自動(dòng)增加對(duì)制造缺陷的恢復(fù)能力。
IME實(shí)施的制造方法是通過(guò)"......將面對(duì)面和背對(duì)背的晶圓鍵合與堆疊后的一步式TSV相結(jié)合 "實(shí)現(xiàn)的。這意味著，第一層、底層的 "面 "朝向第二層，而第二層也朝向它；第二層的 "背 "朝向第三層的背，而第三層又朝向第四層的面。在這些層被粘合后，IME接著沿著專門設(shè)計(jì)的路徑進(jìn)行蝕刻，對(duì)它們進(jìn)行 "打孔"，最終成為數(shù)據(jù)流經(jīng)的TSV。
EETOP 官方微信
創(chuàng)芯大講堂 在線教育
半導(dǎo)體創(chuàng)芯網(wǎng) 快訊
相關(guān)文章
