芯突破!把四層晶圓堆疊在一起!真正的下一代3D芯片堆疊指日可待!
2021-07-21 12:20:53 EETOP編譯真正的下一代3D芯片堆疊可能就在眼前,因為來自比利時微電子研究中心(InteruniversityMicroelectronics Centre, IMEC)的研究人員剛剛實現(xiàn)了一項技術突破,使多達四個半導體層可以堆疊在一起。與傳統(tǒng)的二維制造技術相比,這可以節(jié)省高達50%的成本,該技術將可能被用于未來最好的CPU和最好的顯卡芯片。
這一成就比AMD宣布的、臺積電支持的SRAM堆疊技術更上一層樓,因為該特殊工藝目前只能將兩個芯片(在AMD的案例中,第一層是Zen 3 CCX,第二層是96MB的SRAM緩存)粘合在一起。而IME的研究人員展示的工藝成功地通過TSV(硅通孔)粘合了四個獨立的硅層,允許不同芯片之間進行高速通信。
TSV和它們所實現(xiàn)的主動式晶圓堆疊被譽為維持(甚至改善)摩爾定律的最重要的技術突破之一,因為它們允許更寬的信息總線,不需要以極高的頻率來實現(xiàn)性能目標。這反過來又使設計更加密集,因為以前水平排列的一些組件現(xiàn)在可以垂直堆疊。它還允許更高的功率效率,更有效的散熱,甚至可以提高產(chǎn)能。最后一個原因是,例如,集成在CPU中的不同組件現(xiàn)在可以在不同的晶圓中制造,而不是舊的單片式方式,從而自動增加對制造缺陷的恢復能力。
IME實施的制造方法是通過"......將面對面和背對背的晶圓鍵合與堆疊后的一步式TSV相結(jié)合 "實現(xiàn)的。這意味著,第一層、底層的 "面 "朝向第二層,而第二層也朝向它;第二層的 "背 "朝向第三層的背,而第三層又朝向第四層的面。在這些層被粘合后,IME接著沿著專門設計的路徑進行蝕刻,對它們進行 "打孔",最終成為數(shù)據(jù)流經(jīng)的TSV。
EETOP 官方微信
創(chuàng)芯大講堂 在線教育
半導體創(chuàng)芯網(wǎng) 快訊
相關文章