1納米以下制程有了新突破!
2021-05-17 13:12:10 EETOPhttps://www.nature.com/articles/s41586-021-03472-9
目前硅基半導(dǎo)體主流制程,已進展至5納米及3納米節(jié)點,芯片單位面積能容納的晶體管數(shù)目,也將逼近半導(dǎo)體主流材料「硅」的物理極限,芯片性能無法再逐年顯著提升。
為此,臺大聯(lián)手臺積電、MIT 共同研究,首先由MIT團隊發(fā)現(xiàn)在二維材料上搭配半金屬鉍的電極,能大幅降低電阻并提高傳輸電流;隨后臺積電技術(shù)研究部門(CorporateResearch)將鉍沉積制程進行優(yōu)化,臺大團隊并運用氦離子束微影系統(tǒng)(Helium-ion beamlithography)將元件通道成功縮小至納米尺寸,終于獲得這項突破性的研究成果。
這項跨國合作自2019年展開,合作時間長達一年半,包括臺大、臺積電、麻省理工學(xué)院等皆投入研究人力,共同為半導(dǎo)體產(chǎn)業(yè)開創(chuàng)新路。
這項研究發(fā)現(xiàn),在使用鉍為接觸電極的關(guān)鍵結(jié)構(gòu)后,二維材料晶體管的效能不但與硅基半導(dǎo)體相當(dāng),又有潛力與目前主流的硅基制程技術(shù)相容,實有助于未來突破摩爾定律的極限。雖然目前還處于研究階段,但該成果能替下世代芯片提供省電、高速等絕佳條件,未來可望投入人工智能、電動車、疾病預(yù)測等新興科技的應(yīng)用中,民眾都能受惠。
過去半導(dǎo)體使用三維材料,其物理特性與元件結(jié)構(gòu)發(fā)展到了三納米節(jié)點,這次研究改用二維材料,其厚度可小于一納米(一到三層原子厚),更逼近固態(tài)半導(dǎo)體材料厚度的極限。而半金屬鉍的材料特性,能消除與二維半導(dǎo)體接面的能量障礙,且半金屬鉍沉積時,也不會破壞二維材料的原子結(jié)構(gòu)。
EETOP 官方微信
創(chuàng)芯大講堂 在線教育
半導(dǎo)體創(chuàng)芯網(wǎng) 快訊
相關(guān)文章