臺積電3nm細(xì)節(jié)公布：2.5億晶體管/mm2 能耗性能大提升
2020-04-20 08:26:56 快科技
作為參考，采用臺積電7nm EUV工藝的麒麟990 5G尺寸113.31mm²，晶體管密度103億，平均下來是0.9億/mm²，3nm工藝晶體管密度是7nm的3.6倍。這個密度形象化比喻一下，就是將奔騰4處理器縮小到針頭大小。
性能提升上，臺積電5nm較7nm性能提升15%，能耗提升30%，而3nm較5nm性能提升7%，能耗提升15%。
此外臺積電還表示，3nm工藝研發(fā)符合預(yù)期，并沒有受到疫情影響，預(yù)計(jì)在2021年進(jìn)入風(fēng)險試產(chǎn)階段，2022年下半年量產(chǎn)。
工藝上，臺積電評估多種選擇后認(rèn)為現(xiàn)行的FinFET工藝在成本及能效上更佳，所以3nm首發(fā)依然會是FinFET晶體管技術(shù)。
但臺積電老對手三星則押寶3nm節(jié)點(diǎn)翻身，所以進(jìn)度及技術(shù)選擇都很激進(jìn)，將會淘汰FinFET晶體管直接使用GAA環(huán)繞柵極晶體管。
免責(zé)聲明：本文由作者原創(chuàng)。文章內(nèi)容系作者個人觀點(diǎn)，轉(zhuǎn)載目的在于傳遞更多信息，并不代表EETOP贊同其觀點(diǎn)和對其真實(shí)性負(fù)責(zé)。如涉及作品內(nèi)容、版權(quán)和其它問題，請及時聯(lián)系我們，我們將在第一時間刪除！
EETOP 官方微信
創(chuàng)芯大講堂 在線教育
半導(dǎo)體創(chuàng)芯網(wǎng) 快訊
相關(guān)文章
