中國，北京- 2019年4月17日- Silicon Labs（亦稱“芯科科技”，NASDAQ：SLAB）日前推出了滿足最新一代PCI Express®（PCIe®）5.0規范的
完整時鐘解決方案組合，能夠提供同類最佳的抖動性能，且具有顯著的設計余量。Si5332任意頻率時鐘系列產品可生成抖動性能達140fs RMS的PCIe Gen 5參考時鐘，優化了PCIe SerDes性能，且同時滿足Gen 5規范并有余量。Si5332時鐘能夠生成PCIe和通用頻率的任意組合，可在各種應用中實現時鐘樹整合。
Silicon Labs還提供Si522xx PCIe時鐘發生器和Si532xx PCIe緩沖器系列，能夠提供2路、4路、8路或12路PCIe Gen 1/2/3/4/5兼容輸出，是數據中心應用中各種PCIe端點時鐘的理想選擇。
包括網絡接口卡（NIC）、PCIe總線擴展器和高性能計算（HPC）加速器在內的數據中心硬件設計越來越多地使用低功耗1.5V或1.8V
電源，以便最大限度地降低總體功耗。Si522xx和Si532xx器件采用1.5 - 1.8V
電源供電，是業界功耗最低的PCIe時鐘和緩沖器。Si522xx和Si532xx輸出驅動器利用Silicon Labs備受肯定的推挽式高速電流導引邏輯（HCSL）技術，無需傳統PCIe時鐘采用恒流輸出驅動器技術所需的外部終端電阻。
Silicon Labs的新型時鐘產品完全兼容PCIe Gen 5通用時鐘、分離參考無展頻（SRNS）和分離參考獨立展頻（SRIS）架構。盡管PCIe Gen 5具有更嚴格的抖動要求，但Silicon Labs的新型產品不需要分立
電源濾波組件，這簡化了PCB布局，同時確保了板級噪聲不會降低時鐘抖動性能。電路板設計人員可以無縫升級現有的PCIe Gen 1/2/3/4設計，使用引腳兼容的Si5332、Si522xx和Si532xx時鐘輕松實現設計，以便利用更快的PCIe串行接口。
Silicon Labs時鐘產品總經理James Wilson表示：“Silicon Labs致力于提供一流的時鐘解決方案，以便輕松遷移至更高速PCI Express。數據中心設計人員希望利用PCIe Gen 5來提高
CPU和工作負載加速器之間的互連速度，包括
GPU、
FPGA和專用加速器解決方案。增加網絡、存儲和
AI資源的帶寬將有助于行業向400G以太網過渡。”
Silicon Labs PCI Express時鐘抖動工具已更新，包括精確
測量PCIe Gen 5參考時鐘抖動所需的濾波器。該軟件大大簡化了PCIe時鐘抖動
測量，確保按照PCI-SIG Gen 1/2/3/4/5通用時鐘、SRNS和SRIS規范的要求應用適當的濾波器，同時提供易于讀取的結果。該用戶友好的實用程序可在
silabs.com/pcie-learningcenter免費獲取。
