臺積電官宣1.6納米,迎接新的設(shè)計挑戰(zhàn)!
2024-11-24 15:13:02 EETOPA16制程技術(shù)的亮點
A16制程技術(shù)將采用全環(huán)繞柵極(GAAFET)納米片晶體管,其架構(gòu)類似于臺積電的N2系列制程技術(shù)(2nm級)。此外,它還包含背面電源軌,用于提高電源傳輸效率并增加晶體管密度。與N2P制程技術(shù)相比,A16預計在相同電壓和復雜度下性能提升8%-10%,或者在相同頻率和晶體管數(shù)量下功耗降低15%-20%。臺積電還估計,針對高端AI處理器的設(shè)計,A16可實現(xiàn)芯片密度提升1.07倍至1.10倍,具體取決于晶體管類型和使用的設(shè)計庫。
根據(jù)臺積電設(shè)計解決方案探索與技術(shù)基準部門負責人王健(Ken Wang)介紹,從N2P遷移到A16的邏輯布局相對簡單,因為單元結(jié)構(gòu)和大部分布局模式幾乎相同。
他說:“從N2P到A16的邏輯布局遷移其實非常直接,因為兩者的單元結(jié)構(gòu)和大多數(shù)布局模式幾乎相同。A16的亮點之一在于,它繼承了N2的NanoFlex功能,通過調(diào)整器件寬度來實現(xiàn)最大的驅(qū)動強度。”
BSPDN(背面供電網(wǎng)絡(luò))的優(yōu)勢和挑戰(zhàn)
臺積電的超級電源軌(SPR)通過專用接觸直接連接晶體管的源極和漏極到背面供電網(wǎng)絡(luò),極大地縮短了導線長度并降低電阻,從而最大化性能和功率效率。從生產(chǎn)角度來看,這種實現(xiàn)方式是迄今最復雜的BSPDN設(shè)計之一,甚至超過了Intel的Power Via。
然而,先進的BSPDN實現(xiàn)也意味著芯片設(shè)計師必須完全重新設(shè)計其電源傳輸網(wǎng)絡(luò),采用新的布線策略。此外,由于芯片的熱點將位于一組導線的下方,散熱將變得更加困難,因此需要進行額外的熱量緩解設(shè)計。
設(shè)計采用背面供電網(wǎng)絡(luò)的芯片本質(zhì)上意味著采用新的實現(xiàn)方法,包括設(shè)計流程本身的變化。王健提到了需要新的熱感知布線軟件、新的時鐘樹構(gòu)造、不同的IR-Drop分析、不同的電源域以及新的熱分析簽核工具等。
EDA工具和設(shè)計生態(tài)支持
由于這一新實現(xiàn)流程的復雜性,需要新版EDA工具和仿真軟件的支持。盡管A16的節(jié)點類似于N2,許多工具已準備就緒,但目前主要EDA廠商(如Cadence和Synopsys)僅推出了“ pre-0.5版”工具。
王健表示:“A16是一項適用于復雜布線和高密度PDN設(shè)計的技術(shù),但也帶來了新挑戰(zhàn),因此需要額外的設(shè)計工作。我們的背面通孔VB(Backside Via)也需要在硅片上進行全面驗證。與此同時,我們正在開展全面的A16 EDA支持計劃,并將持續(xù)更新A16 EDA工具的狀態(tài)。”
總結(jié)來看,臺積電的A16技術(shù)雖然帶來了顯著的性能和功耗提升,但也提出了新的設(shè)計挑戰(zhàn)。該技術(shù)將成為高端AI處理器等復雜設(shè)計的強大工具,同時推動EDA工具與設(shè)計方法的進一步發(fā)展。
EETOP 官方微信
創(chuàng)芯大講堂 在線教育
半導體創(chuàng)芯網(wǎng) 快訊
相關(guān)文章