傳SK海力士HBM4 采全新設(shè)計(jì)！與輝達(dá)討論整合，有意委托臺(tái)積代工
2023-11-23 08:22:12 technews有媒體指出，韓國記憶體大廠SK 海力士嘗試開發(fā)全新方式GPU，將邏輯晶片、高頻寬記憶體（HBM）堆疊在一起，這也將是業(yè)界首創(chuàng)。SK 海力士已與輝達(dá)等半導(dǎo)體公司針對該專案進(jìn)行合作，據(jù)報(bào)導(dǎo)當(dāng)中的先進(jìn)封裝技術(shù)有望委托臺(tái)積電，作為首選代工廠。
韓媒中央日報(bào)（The Joonang）報(bào)導(dǎo)，HBM4 目標(biāo)是直接放置在輝達(dá)、AMD等公司GPU 晶片上。目前HBM 是堆疊放置在GPU 旁邊，透過兩個(gè)晶片下面的中介層（ interposer）連接，不過SK 海力士新目標(biāo)是完全消除中介層，將HBM4 透過3D 堆疊直接整合在晶片上。
圖源：pixabay
外媒Tom's Hardware 指出，這種設(shè)計(jì)與AMD V-Cache 類似，后者將一小塊L3 快取（cache）直接放在CPU 頂部，新技術(shù)則是則將GPU 所有記憶體放在GPU 頂部或幾個(gè)晶片的頂部。
中央日報(bào)認(rèn)為，這項(xiàng)技術(shù)有望徹底改變半導(dǎo)體和代工產(chǎn)業(yè)，但還需要一段時(shí)日。一位韓國產(chǎn)業(yè)官員表示，「這種技術(shù)可能10 年內(nèi)實(shí)現(xiàn)，最終區(qū)分記憶體晶片和邏輯晶片可能變得毫無意義」。
這種技術(shù)優(yōu)點(diǎn)是縮小封裝尺寸、提高性能，但散熱將是最大問題。采用V-Cache 的AMD CPU，公司必須降低TDP 和時(shí)脈頻率，以補(bǔ)償3D cache 產(chǎn)生的額外熱量，像輝達(dá)H100 這種資料中心GPU，需要80-96GB 的HBM，在容量和熱量與V- cache 完全難比擬。
SK 海力士的HBM4 預(yù)計(jì)2026 年問世，三星也在開發(fā)類似專案，可能與SK 海力士競爭，從輝達(dá)、AMD、蘋果公司那獲得這些設(shè)計(jì)的訂單。
免責(zé)聲明：本文由作者原創(chuàng)。文章內(nèi)容系作者個(gè)人觀點(diǎn)，轉(zhuǎn)載目的在于傳遞更多信息，并不代表EETOP贊同其觀點(diǎn)和對其真實(shí)性負(fù)責(zé)。如涉及作品內(nèi)容、版權(quán)和其它問題，請及時(shí)聯(lián)系我們，我們將在第一時(shí)間刪除！
EETOP 官方微信
創(chuàng)芯大講堂 在線教育
半導(dǎo)體創(chuàng)芯網(wǎng) 快訊
相關(guān)文章
