臺積電5G封裝拼圖完成!華為將采用
2020-04-27 13:19:29 EETOP綜合整理5G智能手機同步支持Sub-6GHz及mmWave(毫米波)等多頻段,基帶芯片或系統單芯片(SoC)的設計及功能更為復雜,晶圓代工龍頭臺積電除了提供7納米及5納米等先進制程晶圓代工,也進一步完成5G手機芯片先進封裝供應鏈布局。其中,臺積電針對基帶芯片推出可整合存儲器的多芯片堆疊(MUlti-STacking,MUST)封裝技術,整合型扇出天線封裝(InFO_AiP)下半年將獲華為海思采用。
由于5G同步支持多頻段、高速數據傳輸速率、大容量數據上下載等特性,加上5G終端裝置亦加入了邊緣運算功能,所以5G智能手機搭載的應用處理器、數據機或SoC等5G手機芯片,都需要導入7納米或5納米等先進制程,才能在提升運算效能的同時也能有效降低芯片功耗。因此,包括蘋果、高通、聯發科、華為海思等都已采用臺積電7納米或5納米量產。
但在5G芯片運算效能大躍進的同時,核心邏輯芯片需要更大容量及更高頻寬的存儲器支持,射頻前端模組(RF FEM)也需要搭載更多功率放大器(PA)或低噪放大器(LNA )元件,可以解決芯片整合問題的先進封裝技術因此成為市場賣點。
包括蘋果、華為、三星等一線大廠今年所打造的5G智能手機,均大量導入系統級封裝(SiP)設計來降低功耗及達到輕薄短小目標,臺積電因此推出5G智能手機內建芯片的先進封裝技術,以期在爭取晶圓代工訂單之際,也能透過搭載先進封裝制程而提高客戶訂單的黏著度。
針對5G手機中的應用處理器,臺積電已推出InFO_PoP制程并將處理器及Mobile DRAM封裝成單一芯片。而5G基帶芯片因為資料傳輸量大增,臺積電開發出采用InFO制程的多芯片堆疊MUST封裝技術,同樣能將基帶芯片及存儲器整合封裝成單一芯片,而臺積電也由此開發出3D MiM(MUST in MUST)的多芯片堆疊封裝技術,除了能應用在超高數據量傳輸的基帶芯片,亦能應用在高效能運算(HPC)相關芯片封裝,將單顆SoC與16顆存儲器整合堆疊在同一芯片。
再者,臺積電InFO制程可提供射頻元件或射頻收發器的晶圓級封裝,但在mmWave所采用的RF FEM模組封裝技術上,臺積電推出基于InFO制程的InFO_AiP天線封裝技術,相較于覆晶AiP封裝可明顯縮小芯片尺寸及減少厚度。蘋果iPhone 12搭載天線雖然沒有采用臺積電InFO_AiP制程,但華為海思有機會在下半年出首款采用臺積電InFO_AiP技術的天線模組并搭載在新一代5G旗艦手機中。
關鍵詞: MUlti-STacking InFO_AiP sip