單元密度高于臺(tái)積電5nm 20%！IBM翻倍14納米eDRAM
2020-03-09 12:23:41 EETOP編譯自wikichipz15大型機(jī)的每個(gè)抽屜內(nèi)有四個(gè)z15微處理器（縮寫為CP）。抽屜分為兩個(gè)集群，每個(gè)CP直接與集群中的另一個(gè)CP連接。同樣，每個(gè)微處理器也連接到系統(tǒng)控制器（SC）芯片。一個(gè)抽屜中只有一個(gè)SC芯片，并且已完全連接到機(jī)架中的所有其他五個(gè)抽屜。
SC芯片將整個(gè)系統(tǒng)粘合在一起，同時(shí)提供了巨大的4級(jí)緩存。我們到底在談?wù)摱嗌倬彺妫吭趩蝹€(gè)SC芯片中嘗試960 MB！與z14相比，每個(gè)SC的緩存增加了43％。微處理器本身也獲得了同樣令人印象深刻的增強(qiáng)。IBM將L3緩存從128 MiB翻倍至256 MiB。L2指令高速緩存也加倍到4 MiB。每個(gè)芯片上有12個(gè)內(nèi)核，僅此一項(xiàng)就有24 MiB的附加L2指令高速緩存。這是最有趣的部分– IBM做到了所有這些，而沒有將芯片尺寸增加一個(gè)mm²，也沒有更改底層的處理技術(shù)。
SC芯片將整個(gè)系統(tǒng)粘合在一起，同時(shí)提供一個(gè)巨大的4級(jí)緩存。在單個(gè)SC芯片中緩存大小達(dá)到了960MB！每SC比z14多了43%的緩存。微處理器本身也得到了同樣令人印象深刻的增強(qiáng)。IBM將L3緩存從128MB增加了一倍，達(dá)到256MB。L2指令緩存也翻倍至4MB。每個(gè)芯片上有12個(gè)核心，僅L2指令緩存就有24MB。最有趣的是IBM在沒有增加芯片Die的大小，也沒有更改底層的處理技術(shù)實(shí)現(xiàn)了緩存的大幅度的增加！
與之前的z14一樣，z15最終利用了與GlobalFoundries共同設(shè)計(jì)定制的14nm SOI工藝FinFET。該工藝具有超高密度DTC eDRAM。十多年來，eDRAM一直是IBM的秘密武器。即使在其14nm工藝中，其單元尺寸也僅為0.0174μm²。目前，臺(tái)積電在尚未量產(chǎn)的5納米工藝中的SRAM單元為0.021μm² 。這使得IBM的14 nm eDRAM位單元的密度比迄今為止最密集的5nm SRAM單元還要高出大約20％。
那么，IBM是如何使eDRAM緩存的密度幾乎翻倍的？這個(gè)要?dú)w功于IBM的物理設(shè)計(jì)團(tuán)隊(duì)。事實(shí)證明，到現(xiàn)在為止，它們的14 nm節(jié)點(diǎn)已經(jīng)相當(dāng)不錯(cuò)，并且位線和字線上的開銷開銷還不錯(cuò)。修補(bǔ)z14單元后，他們能夠在這些邊距內(nèi)將位線和字線的長(zhǎng)度加倍。在他們的z14上，用于L3和L4緩存的原始eDRAM宏塊是1 MiB設(shè)計(jì)，由16個(gè)子陣列組成。每個(gè)子陣列包含128個(gè)字線和592個(gè)位線。在z15上，他們進(jìn)行了2 MiB宏設(shè)計(jì)，該設(shè)計(jì)由八個(gè)子陣列組成，每個(gè)子陣列具有256個(gè)字線和1184個(gè)位線。
事實(shí)證明，到目前為止，他們的14nm節(jié)點(diǎn)已經(jīng)相當(dāng)不錯(cuò)了，而且在位線和字線上還有相當(dāng)大的開銷余量。通過修改z14單元格，IBM可以在這些邊距內(nèi)將位線和字線長(zhǎng)度增加一倍。在z14上，L3和L4緩存的原始eDRAM宏塊是由16個(gè)子陣列組成的1MB設(shè)計(jì)。每個(gè)子陣列包含128個(gè)字行和592個(gè)位行。在z15上，他們?cè)O(shè)計(jì)了一個(gè)2MB宏，由8個(gè)子陣列組成，每個(gè)子陣列有256個(gè)字行和1184位行。
內(nèi)核（L1和L2）內(nèi)的緩存以內(nèi)核頻率運(yùn)行，而內(nèi)核外部和系統(tǒng)控制器（L3和L4）上的緩存以一半的內(nèi)核頻率運(yùn)行。值得指出的是，此更改僅針對(duì)L3和L4緩存。每個(gè)子陣列具有由兩組位線共享的感知放大器，每組具有128個(gè)單元的位線。采用電容加倍的方式實(shí)現(xiàn)了位線加倍，從而削弱位線信號(hào)。為了輔助線路，降低了nFET閾值電壓，并引入了偏置電路以改善信號(hào)裕量。對(duì)于L3和L4緩存，延遲時(shí)間足以承受字線驅(qū)動(dòng)強(qiáng)度和位線感測(cè)影響。但是，L2所需的訪問時(shí)間不允許此方案工作。額外的L2緩存空間是通過核心內(nèi)的大量物理設(shè)計(jì)工作實(shí)現(xiàn)的。
為了進(jìn)一步節(jié)省空間，IBM更改了緩存的電源傳輸網(wǎng)絡(luò)。在z14上，高電壓產(chǎn)生電路被集成在芯片上。而在z15上，他們將這些電路置于片外。低電壓電源電路則被放在宏塊內(nèi)。
位線和字線的加倍以及子陣列的數(shù)量減半意味著可以在陣列內(nèi)減少相當(dāng)多的I/O開銷。他們估計(jì)這些修改帶來了大約30％的密度提高。與供電相關(guān)的變化使密度增加了38%。總體而言，物理設(shè)計(jì)團(tuán)隊(duì)設(shè)法將總有效緩存密度提高了80％（Mib /mm²）。
原文：https://fuse.wikichip.org/news/3383/ibm-doubles-its-14nm-edram-density-adds-hundreds-of-megabytes-of-cache/
EETOP 官方微信
創(chuàng)芯大講堂 在線教育
半導(dǎo)體創(chuàng)芯網(wǎng) 快訊
相關(guān)文章
