ISE 設計套件11.1 簡介
2009-07-08 21:35:37 本站原創
ISE® 設計套件11.1版本（ISE™ Design Suite 11.1）在為嵌入式、DSP和邏輯設計人員提供FPGA設計工具和IP產品方面確立了業界新標準。作為賽靈思目標設計平臺戰略的一個重要里程碑，最新版 ISE® 設計套件11.1的推出可支持更簡單、更智能的設計方法。這主要是通過以下幾個方面的獨特組合實現的：
基于用戶群體而優化的多種配置版本 － 賽靈思設計工具和IP提供了四種不同的針對特定領域（或設計人群）優化的版本，提供基于特定領域所熟悉的設計方法，可以大大提高設計人員的生產力。
改進了Project Navigator 和 System Generator for DSP、Platform Studio (EDK) 和 Core Generator™ System之間的交互通信 － ISE設計套件能夠更好地處理源文件和約束文件，不需要用戶的專門干預，在基礎工具和領域優化的工具之間提供了更加無縫的設計流程。
突破性的生產力、功耗和性能優勢
－ ISE設計套件可將基于Virtex®-5 和 Spartan®-3
FPGA的設計所需要的開發周期縮短多達50%，動態功耗降低10%，工具運行速度達到原來的兩倍。同時還支持先期使用客戶現在就可以采用新一代
Virtex-6 和 Spartan-6器件基礎之上的目標設計平臺開始新設計。
采用業界標準的流動或結點鎖定許可證從而提供了更大的靈活性－ 新采用的FLEXnet許可管理技術允許流動許可證通過網絡在多個用戶間方便地共享。這也就意味著多名設計人員組成的團隊可以降低其項目成本。FLEXnet許可管理技術實現單個軟件許可滿足多個不同用戶需要。
ISE設計套件： 邏輯版本（Logic Edition）
ISE設計套件： 邏輯版本支持快速訪問和使用從前端直到后端的完整FPGA設計流程，提供的工具和基礎IP覆蓋設計輸入、引腳分配、綜合、驗證（包括片上調試）、實施、布局/分析、位流生成以及器件編程功能。
ISE設計套件：邏輯版本包括：
• ISE Foundation™ 軟件
• ISE Simulator
• PlanAhead™ 設計分析工具
• ChipScope™ Pro Analyzer
• ChipScope Pro Serial I/O Toolkit
• Base-level IP
與ISE設計套件先前版本相比運行速度更快：
賽靈思綜合技術 – 速度是原來的兩倍
ISE Simulator – 速度最高是原來的4倍
布局和布線 – 平臺為原來的兩倍
SmartGuide™ 技術 – 平均提高兩倍
SecureIP – 對PowerPC®， MGT, 和 PCIe® 仿真速度 是原來的兩倍以上：
- Mentor ModelSIM 6.4b 及更高版本
- Cadence NCSim 8.1 S009 及更高版本
- Synopsys VCS-MX 2008.09 及更高版本
多處理器支持－ ISE設計套件支持多線程布局布線。此外，SmartXplorer 支持計算場系統（負載均衡功能以及Sun計算網格引擎），從而能夠讓用戶每天完成更多次設計反復，更高效地試探多種選擇以獲得盡可能高質量的設計結果（QoR）。
第二代SmartGuide 技術－ 在對非關鍵路徑之外的部分進行小的設計更改時，用戶可以將重新實施的部分限制在受影響的區域。這即實現了業界最快速的設計反復，同時也極大降低了設計流程后期的設計風險。
PlanAhead 設計分析工具包含在所有ISE設計套件版本和 ISE WebPACK中 – PlanAhead工具理順了FPGA設計流程，其無與倫比的布局規劃和設計分析功能可幫助用戶更快速地將產品從設計推向市場并獲得最優的設計結果。
利用PlanAhead工具一鍵插入ChipScope Pro內核 － 允許用戶利用方便的PlanAhead 圖形化工具界面插入ChipScope探頭內核，這樣他們就可以將更多時間用于設計方法而非工具本身，從而大大提升生產力。
高級優化技術和功耗估算工具可將動態功率降低10% － 邏輯重新綜合在Placer中利用全局時鐘緩沖器來代替大扇出寄存器時鐘，減少了開關單元和時鐘門控的數量。 無向量功率估算和更高的功率估算精度簡化了盡早制定功率預算的過程。
綜合功能的改善 － 綜合方面進行諸多改善，例如更好地處理BRAM字節寫入使能模式，改善雙端口BRAM的處理，更好地吸收DSP模塊寄存器以提高面積利用率并提高性能。
存儲器占用改善 － 綜合和實現流程的優化可將存儲器利用率提高28%（對于200K邏輯單元以上的設計改善超過30%）。
ISE設計套件：DSP 版本（DSP Edition）
ISE設計套件：DSP版本除了基礎FPGA設計工具和技術提供了針對DSP算法、系統和硬件開發人員需求而優化的DSP開發工具和IP。
ISE設計套件： DSP 版本包括：
• ISE設計套件：邏輯版本中的所有工具、IP和技術
• System Generator for DSP
• AccelDSP™ 綜合工具
• DSP專用 IP
擴展平臺支持 － 支持在Red Hat Enterprise Linux 4 WS (32 and 64 bit)上運行System Generator for DSP 和MATLAB® R2008b軟件，設計人員能夠更好地利用可用的資源。 支持Linux還方便了企業為有大量客戶的企業采用集中服務器部署方式。在System Generator中采用最大規模器件的客戶現在可以通過64位OS訪問更大存儲器。
System Generator與SDK集成 － System Generator for DSP和軟件開發套件(SDK)的更緊密集成支持算法開發人員利用SDK軟件開發環境完成設計中面向嵌入式處理器的部分。
擴展AccelDSP LogicCore映射 － 在RTL 生成過程中，AccelDSP現在可以利用Core Generator系統中的LogiCORE™ IP。每個操作府都針對目標器件優化。這一過程保證了到目標硬件資源的映射。這樣與前一個主要版本相比，除了Fmax性能提高一倍以外，還可以獲得更高性 能并減少面積操作符。
AccelDSP綜合工具提供更多報告－ 報告列出了所有操作符、輸入和輸出位寬度、流水線延遲以及LogiCORE映射是否用于特定的模塊，從而可進一步提高生產力和設計結果質量。
ISE設計套件： 嵌入式版本 （Embedded Edition）
ISE設計套件：嵌入式版本提供的嵌入式開發工具和IP專門針對需要在設計中采用嵌入式處理器的開發人員需求而優化。此外，嵌入式版本還包括了基礎FPGA設計工具和技術。
ISE設計套件：嵌入式版本包括：
• ISE設計套件：DSP版本中的所有工具、IP和技術
• 嵌入式開發套件（EDK）和Platform Studio
• 包括MicroBlaze™ 軟內核處理器在內的嵌入式專用IP
獨立軟件開發套件（SDK）- 嵌入式處理器軟件開發環境現在可做為獨立產品提供。 SDK 為軟件開發人員提供了功能豐富的SDK 代碼編輯器和編譯環境、源代碼版本管理以及與嵌入式目標無縫連接的調試和建模功能。
改進了EDK與 ISE Project Navigator的集成 - Project Navigator與EDK更好的互操作性支持更無縫的開發環境。
利用Base System Builder (BSB)創建多內核設計- 用戶現在可以在Base System Builder內創建采用雙硬和/或軟內核處理器的嵌入式設計。 與此前版本的EDK相比，BSB為設計人員提供了一個更為自動化的方式在設計中使用多處理器。
多端口存儲器控制器（MPMC）v5 - SDMA縮小了MPMC的規模，特別是對于Spartan Generation FPGA器件可以減少器件面積的使用。
MicroBlaze處理器改進 - 減小面積需求，特別是針對LUT-6架構的設計。
ISE設計套件：系統版本（System Edition）
ISE設計套件：系統版本提供了完整的設計解決方案，支持從針對邏輯設計輸入和實現的基礎級設計產品直到DSP和嵌入式領域優化產品的所有設計方法。
ISE設計套件：系統版本包括：ISE設計套件：邏輯版本包括：Logic， DSP和 嵌入式三個版本中所有的工具、技術和IP。
• ISE Foundation with ISE Simulator
• PlanAhead 設計和綜合工具
• ChipScope Pro
• ChipScope Pro Serial I/O Toolkit
• 嵌入式開發套件 (EDK)
• 軟件開發套件 (SDK)
• System Generator for DSP
• AccelDSP 綜合工具
