作為首屈一指的高速通信和系統(tǒng)設計會議，DesignCon 2023提供了來自各種專家對一些技術主題的深刻見解。在高速通信領域，多年來，PCIe在支持越來越高的通信速度方面發(fā)揮了至關重要的作用，每一次新的修訂都是如此。6.0修訂版是該通信接口標準的最新修訂版，使系統(tǒng)設計者能夠在數(shù)據(jù)中心部署人工智能推理引擎和協(xié)處理器方面取得進步。因此，PCIe 6.0是會議上的一個熱門話題，不僅是為了64GT/s的速度，也是為了了解可靠地提供這一速度的工程挑戰(zhàn)。
PCIe 6.0給工程師帶來了一系列苛刻的芯片和系統(tǒng)設計挑戰(zhàn)。為了可靠地提供PCIe 6.0的全部優(yōu)勢，需要協(xié)同合作，以規(guī)范PCIe卡、電纜、連接器組裝、測試方法、測量和工具以及PCIe PHY和控制器IP等領域的規(guī)范。討論這些話題的專家小組包括泰克公司的David Bouse、是德科技（Keysight）的Rick Eads、Samtec的Steve Krooswyk、Synopsys的Madhumita Sanyal和Intel的Timothy Wig。小組會議由是德科技的 Pegah Alavi主持。Pegah 在會議開始時強調了多級信令 （MLS） 在從 NRZ 切換到 PAM4 信令以支持 64GT/s 時帶來的挑戰(zhàn)MLS的采用為繼續(xù)提高數(shù)據(jù)通信速度開辟了道路。通過將1個以上的比特映射到一個傳輸符號中，可以減少所需的帶寬/位。但是MLS也帶來了許多挑戰(zhàn)，需要克服這些挑戰(zhàn)才能可靠地實現(xiàn)速度優(yōu)勢。
在MLS下，信噪比會惡化，從而對通道的性能產生負面影響。因此，通道的各個方面都需要密切關注。以提供可靠的 PCIe 6.0 最終用戶解決方案。以下是本屆會議要點的綜述。PCIe卡機電(CEM)外形規(guī)格的Rev 6.0將于2023年完成。CEM卡的物理外形尺寸引入了兩個新的電源連接器，電壓為48V，可提供600W。引入了屏蔽平面 /south via的方法，以屏蔽發(fā)送信號與接收信號。如果沒有屏蔽平面/ /south via，PCIe 6.0通道將會被完全破壞，因為已知的例子是不注意卡的布局甚至破壞了PCIe 5.0通道。正在定義兩種 PCIe 電纜外形規(guī)格。這兩種新外形都不同于以前的 PCIe 電纜解決方案。內部電纜外形正在基于 EDSFF-TA-1016 電纜系統(tǒng)定義，目標是 PCIe 5.0 和 PCIe 6.0 速度。外部電纜外形尺寸正在根據(jù)行業(yè)標準 CDFP 進行定義。內置 PCIe 電纜外形尺寸已針對來自多個供應商、安裝樣式和長度的一系列連接器和電纜進行了表征。PCIe生態(tài)系統(tǒng)在為PCIe 6.0定義和開發(fā)工具和測試方法時，一直在考慮后續(xù)的PCIe 7.0。畢竟，PCIe 7.0規(guī)范（128 GT/s）指日可待，它有望在2024-2025年的時間框架內到來。在開發(fā)仿真、測試和測量方法以驗證連接器和電纜-連接器組件時，要牢記Tx、Rx和通道合規(guī)性要求。在PCIe 6.0中引入了前向糾錯（FEC），這是PCIe接口標準的第一次引入，以適應通道損耗的影響。上面介紹的所有內容可確?？?、電纜、連接器和組件經過驗證以支持 PCIe 6.0。根據(jù)終端市場和應用，基于 PCIe 的系統(tǒng)將利用上面列出的硬件部署不同的通道拓撲。因此，每個通道拓撲都會帶來其自身的特性，這些特性會影響通道性能。下圖顯示了基于 PCIe 的系統(tǒng)中常見的四種不同通道拓撲。從 PCIe PHY 的角度來看，它需要能夠針對所有可能的通道拓撲進行優(yōu)化。鑒于 PCIe 6.0 規(guī)范規(guī)定的減少插入損耗預算，如何確保來自根端口的信號到達目標端口而不會失去保真度。
解決方案是引入 PCIe 6.0 重定時器電路。PCIe重定時器使PCIe在系統(tǒng)板、背板、電纜、立管和附加卡上的擴展成為可能，無論其部署的通道拓撲如何。重定時器是一個物理層和協(xié)議感知的設備，但對軟件是透明的，可以駐留在PCIe根端口和端點之間通道的任何地方。它通過任何通道從主機PCIe根端口完全恢復數(shù)據(jù)，提取時鐘并通過另一個通道將干凈的數(shù)據(jù)重新傳輸?shù)絇CIe端點設備。重定時器解決方案是以定制的PHY和MAC的輕型控制器邏輯的形式實現(xiàn)的。
附《 PCI Express? 測試概述 》白皮書下載
注：本白皮書由是德科技提供
內容簡要
PCIe? 6.0 與 PCIe 5.0 相比，帶寬增加了一倍（16 個通道的帶寬高達 256 Gb/s），數(shù)據(jù)傳輸速率提高至 64 GT/s，同時還與前幾代 PCIe 技術保持向后兼容性。向 PAM4 和其他增強規(guī)范的過渡，讓測試變得更加復雜。
是德科技最新《 PCI Express? 測試概述 》白皮書解釋 PCIe 4.0、5.0 和 6.0 測試面臨的挑戰(zhàn)，并介紹全面、可擴展的 PCIe 測試解決方案，包括系統(tǒng)仿真、互連設計、發(fā)射機測試、接收機和鏈路均衡測試、以及協(xié)議層測試。
是德科技助您開啟通向 PCIe? 6.0 的成功之門！
白皮書部分截圖
資料獲取
掃描二維碼獲取下載鏈接
