歐洲本土超級計算硬件邁出第一步！高性能計算RISC-V完成流片，樣品測試"Hello World "成功顯示！
2021-09-23 13:03:49 EETOP最新消息，專為高效率和高吞吐量計算設計的被稱為歐洲處理器加速器（EPAC）芯片已成功流片，并正在EPI的實驗室進行測試。EPI認為這標志著向本土超級計算硬件邁出的第一步。
歐洲處理器計劃最初是一個由來自 10 個歐洲國家的 28 個合作伙伴組成的項目，旨在為歐盟配備定制處理器和技術，使歐盟成為專注于科學和創新的技術獨立力量。為實現這一目標，該項目旨在構建一個完全定制的 HPC 系統，從定制處理器開始。正如該項目所指出的：“EPI 活動的一個關鍵部分是基于 RISC-V 指令集架構開發和展示完全由歐洲開發的處理器 IP，提供名為 EPAC（歐洲處理器加速器）的高能效和高吞吐量加速器內核.”
今天，隨著第一批芯片在EPI的實驗室中測試，該項目已經兌現了承諾。RISC-V 處理器是包含多個專用加速器的設計，所有加速器都以 RSIC-V ISA 及其設計原則為中心。該處理器包含四塊矢量處理單元(VPU)，由 SemiDynamics 設計的 Avispado RISC-V 內核和巴塞羅那超級計算中心和薩格勒布大學設計的矢量處理單元組成。在每個tile中，都有用于緩存系統的主節點和 L2 緩存，這是 Chalmers 和 FORTH 的貢獻。對于額外的加速，有由Fraunhofer IIS、ITWM 和 ETH Zürich 設計的 Stencil 和 Tensor 加速器 (STX)，以及由 CEA LIST 設計的精度可調處理器 (VRP)。
為了保持所有這些組件之間的連接，EXTOLL開發了一個高速的片上網絡(NoC)路由器和SERDES。到目前為止還不知道其他的芯片外連接，但是，我們假設將利用DDR5和PCIe Gen4或Gen5 I/O。
該芯片已經在GlobalFoundries 22納米FDX低功耗半導體節點上成功流片，裸片尺寸為26.97平方毫米。測試封裝是FCBGA類型，有22 x 22個焊球的網格陣列，該芯片的目標頻率為1GHz。在下面的圖片中，你可以看到經典的"Hello World "測試正在新平臺上進行。
該芯片的近期前景是不斷改進，與其他仍需設計的 HPC IP 一起，一旦一切準備就緒，EPI 計劃將其整合到一個強大的 HPC 系統中，用于各種工作負載。
