返璞歸真--設計消除 PPA 風險
2023-07-26 12:58:11 EETOP編譯自semiwiki我之前寫過有關管理 SoC 設計中的服務級別風險的文章，因為系統在實際流量下可以保證的最低服務級別對于 OEM 保證可靠的系統性能至關重要。也就是說，滿足 PPA 目標仍然是成功設計的核心基準。假設架構設計和 IP 應能夠滿足這些目標，PPA 仍然是先進工藝中高復雜性 SoC 設計的主要風險來源。
原因很容易理解，先進的設計依賴于具有高水平并行性的先進架構，通過非常復雜的通信互連網絡連接許多內核。該互連占設計面積的 12% 或更多，其功耗遠高于內核的功耗，而且由于它跨越通常非常大的芯片，因此高效設計對于性能至關重要。PPA 目標取決于系統設計、功能設計和物理布局規劃，如果不平衡這三者，就無法安全地保證這些目標。
如果沒有floorplan，就很難考慮floorplan的限制因素。幸運的是，在產品規劃之初，就應該對設計中主要功能的布局有一定的了解，即使這只是一張手繪草圖。可以將草圖中的區塊作為物理約束來指導 NoC 設計規劃工具。
這將允許您評估拓撲（上例中的樹）、NoC 組件布局以及可用區域內的資源利用率。通過可視化布局規劃中的 NoC 設計，您可以識別未充分利用或資源分配過多的區域。這種見解有助于優化區域利用率、減少不必要的資源重復并提高整體區域效率。
在此視圖中進行規劃還允許通過路由進行近似延遲估計，從而使您能夠沿著延遲關鍵路徑規劃延遲最小化，或在可以處理增加的延遲的路徑中添加管道。同時，您可以權衡帶寬和網絡鏈路寬度之間的權衡。寬鏈路將支持更高的帶寬，但可能會增加該區域的擁塞，這在詳細的計劃視圖中應該很明顯。
您還可以考慮最大程度地減少面積/擁塞的其他選項，包括壓縮/解壓縮（在發起方/目標處處理）以及通過長路由的流量復用。您仍然為這些方法提供機制；平面圖視圖有助于強調在構建 NoC 時做出這些選擇的必要性。
在設計進度的后期，當有更完整的平面圖可用時，可以對這些選項進行微調以優化該floorplan。鑒于上面定義的早期優化，這實際上將是微調，而不是如果第一個設計被證明不夠靈活，無法適應布局規劃，則可能會進行 NoC 拆除和重新設計。
NoC 架構相對于交叉結構的一個非常好的優勢是，它們可以在內部控制動態和靜態功耗，就像您可以控制設計中的其他邏輯一樣。時鐘門控當然是一種選擇，但在本主題的背景下，還值得考慮功率門控和電壓縮放選項（在這種情況下通常是后期優化）。利用這些選項取決于對電源/電壓域的訪問，這些域必須位于布局規劃中。您應該擁有有關功能塊（CPU、GPU 等）的域支持的信息，建議附近 NoC 元素中域支持的可能性。
采用先進工藝構建的復雜 SoC 中的互連設計可能是導致 PPA 風險的重要因素，從而導致無法達到目標規格或設計進度。這種風險在很大程度上是當今先進設計中架構、微架構和實現之間緊密耦合的一個因素。
當在 SoC 布局規劃的背景下考慮互連設計（最初估計并隨后完善）時，這種風險是非常可控的。
