模擬電路遷移和優(yōu)化
2023-07-19 12:11:17 EETOP編譯來源:EETOP編譯自semiwiki
MunEDA 用戶組會(huì)議 (MUGM) 自 2006 年以來一直是一年一度的活動(dòng),今年有來自眾多客戶的約 80 名參與者參加,分享他們的經(jīng)驗(yàn)并學(xué)習(xí)如何獲得最佳的 EDA 工具結(jié)果。我已經(jīng)能夠查看演示文稿和存檔視頻,接下來與大家分享特定工具類別中一些有趣的成功案例。
ST的工程師做了兩場(chǎng)演講,介紹了他們?nèi)绾谓柚O(shè)計(jì)自動(dòng)化軟件進(jìn)行模擬電路移植和優(yōu)化。ST的 Caroline Vaganay 在其 PDK 和設(shè)計(jì)流程小組工作,她將MunEDA 的用于模擬電路遷移的WiCkeD工具與其他供應(yīng)商的三種內(nèi)部設(shè)計(jì)進(jìn)行了比較。
他們比較用于模擬電路遷移的 EDA 工具的標(biāo)準(zhǔn)是:
支持
他們的基準(zhǔn)測(cè)試中使用了三個(gè)電路:
帶隙
WiCkeD工具的總體設(shè)計(jì)流程如下所示:
對(duì)于設(shè)計(jì)為 0.25um 的 OPAMP 電路,他們希望通過改進(jìn)所有 PVT corners的 Vio 和 Icc 來尋找更好的權(quán)衡選擇,實(shí)現(xiàn) PGB > 20 MHz。優(yōu)化結(jié)果表明,在標(biāo)稱和最壞情況拐角處,所有性能值均在規(guī)格范圍內(nèi),并且運(yùn)行時(shí)間僅需 4 小時(shí) 5 分鐘即可完成 7,455 次模擬。在最壞的情況下,性能穩(wěn)健性得到改善,總良率從 14% 提高到 71%。
他們要優(yōu)化的第二個(gè)電路是使用 40nm 技術(shù)的電壓參考緩沖器,其目標(biāo)是改善 PVT corners上的電流重新復(fù)制,以最大限度地減少任何工藝變化的影響。WiCkeD 被指示更改設(shè)計(jì)參數(shù)以減少局部變化,從而改善性能指標(biāo)的標(biāo)準(zhǔn)偏差:
DELTA_PC_X8, upper, 45.7%
Caroline 的最終基準(zhǔn)電路是 0.18um 帶隙基準(zhǔn),其目標(biāo)是優(yōu)化電阻網(wǎng)絡(luò),以在整個(gè)溫度范圍內(nèi)獲得最小補(bǔ)償曲率,同時(shí)顯示穩(wěn)定性并達(dá)到 PSRR、功耗和帶寬目標(biāo)。
WiCkeD 優(yōu)化器僅通過 8,107 次模擬就能滿足所有性能目標(biāo)和 DC 條件,模擬時(shí)間為 9 小時(shí) 40 分鐘。借助 MunEDA 工具,他們?cè)谒俣群蜏?zhǔn)確性上擊敗了其他工具,找到了其他工具無法找到的解決方案。
ST 的Maxime Blattes分享了他對(duì)SPT的評(píng)估,他們移植原理圖的步驟是:
運(yùn)行更新參數(shù)過程
他們之前使用 Cadence Virtuoso 的流程需要定制,這對(duì)于非 CAD 工程師來說很困難,并且需要技能開發(fā)人員。移植工具的承諾是節(jié)省時(shí)間和人才。SPT 是一個(gè)基于 GUI 的工具,使工程師能夠更輕松、快速地完成符號(hào)映射、屬性映射和自動(dòng)提取原理圖等任務(wù)。之前移植的最長(zhǎng)部分是解決線路更新問題,現(xiàn)在通過 SPT 實(shí)現(xiàn)自動(dòng)化。
非CAD工程師的設(shè)計(jì)師可以自行使用SPT,快速創(chuàng)建任何需要的模板,并在短時(shí)間內(nèi)學(xué)習(xí)該工具。他們使用 SPT 只花了 30 分鐘,而使用 SKILL 編碼則需要大約 2 天的時(shí)間。
MunEDA 的 Matthias Sylvester 的第三次演示是 SPT 演示,其中他將 3 引腳到 3 引腳 MOS 設(shè)計(jì)的示例原理圖從 180nm 移植到 90nm,然后是 3 引腳到 4 引腳 MOS。他關(guān)于原理圖移植的 SPT 的主要觀點(diǎn)是:
SPT 比其他工具更強(qiáng)大、更方便
模擬電路遷移和優(yōu)化可以是手動(dòng)過程,也可以是自動(dòng)過程,ST MicroElectronics 等公司已使用 MunEDA 的 WiCkeD 工具來實(shí)現(xiàn)過程自動(dòng)化,產(chǎn)生的結(jié)果滿足面積、良率、性能和魯棒性等規(guī)格。是的,模擬設(shè)計(jì)仍然一半是藝術(shù),一半是工程,但是使用 EDA 自動(dòng)化工具可以讓您的工程師在比手動(dòng)方法更短的時(shí)間內(nèi)獲得更好的結(jié)果。原理圖移植工具 - SPT 是在節(jié)點(diǎn)和晶圓廠之間遷移任何原理圖的快速方法。
EETOP 官方微信
創(chuàng)芯大講堂 在線教育
半導(dǎo)體創(chuàng)芯網(wǎng) 快訊
相關(guān)文章