潛力巨大！新型自適應晶體管可使芯片晶體管使用量減少85%
2021-12-28 13:14:59 EETOP
晶體管——尤其是場效應晶體管(FET)——是半導體設計的基本單元：三個要素協同工作，開啟我們的技術體驗。。就像水閘控制水是否流動一樣，晶體管控制電流是否從源極流向漏極。然而，晶體管本身并不十分聰明；事實上，如果沒有其控制電極的輸入，它將變得毫無用處。延伸水的比喻，只有當你能控制水是否流經它時，水壩才會非常有用。因此，我們需要第三個基本元素--晶體管的門極。晶體管的這種三要素的簡單性使我們能夠將數十億個晶體管塞進最新的高性能芯片中雖然晶體管可以承擔許多不同的功能，但這些功能本身是簡單的。正是由于在集成電路中添加了許多小型、簡單的晶體管，才能夠實現更高階的性能和更復雜的工作負載。一定數量的晶體管，按一定的方式排列，可以變成Zen 3內核；也可以變成Nvidia CUDA內核或額外的內存緩存塊。
還記得英特爾的tick-tock策略嗎？在這些方面，一個時鐘（tock）（微架構變化）本質上對應于可以通過重新排列和重新設計晶體管塊來解鎖的性能改進。一個滴答聲（tick）(制造節點的變化)增加了可用于工程師日益復雜的電路的晶體管數量。英特爾tick-tock的戰略的死亡表明，晶體管密度的提高越來越難以實現。雖然材料和設計研究已經設計出許多改進晶體管的方法，但它們的基本設計保持不變。在缺乏變化的地方，就有機會：重新設計晶體管可以帶來什么好處？
“由于適應性增強，以前需要 160 個晶體管的算術運算現在可以使用 24 個晶體管。這樣，電路的速度和能效也可以顯著提高。” 研究小組的成員Walter Weber 教授解釋說。換句話說，新的自適應晶體管可以將給定工作負載所需的晶體管數量減少多達 85%。此外，由于用于相同工作的晶體管數量更少，整個設計中的功耗、溫度和泄漏點都會降低——這反過來又會允許更高的頻率縮放和性能。
"我們用一根極細的鍺線，通過極其干凈的高質量接口連接兩個電極，"研究小組的成員Masiar Sistani博士解釋說。"在鍺段上方，我們放置了一個像傳統晶體管中的柵極電極。決定性的是，我們的晶體管在鍺和金屬的界面上還有一個控制電極。它可以對晶體管的功能進行動態編程"。
研究團隊成員：Walter Weber, Masiar Sistani and Raphael Böckle（從左到右）
"我們之所以使用鍺，是因為鍺有一個決定性的優勢，具有一個非常特殊的電子結構：當你施加電壓時，電流最初會增加，正如你所期望的那樣。然而，在某個閾值之后，電流再次減少--這被稱為負差分電阻。在控制電極的幫助下，我們可以調節這個閾值在哪個電壓上。這導致了新的自由度，我們可以用它來賦予晶體管我們目前所需要的特性。"
令人驚訝的是，這項技術承諾可快速擴展和部署：所使用的材料都不是半導體行業的新材料，也不需要新的專用工具。當然，任何最初的采用都將受到限制，而且研究人員相信他們的自適應晶體管將作為附加器件被納入某些半導體設計中，以便在需要時加以利用。
