我欲封天耳根小说,欢乐颂第一季,绝色狂妃仙魅小说

MathWorks在 FPGA 和ASIC上實現自動化視覺系統設計

2020-02-27 14:39:47 MathWorks

點擊關注->創芯網公眾號，后臺告知EETOP論壇用戶名，獎勵200信元

中國北京 – 2020 年 2 月 27日– MathWorks今天宣布，隨著 2019b 發行版的 MATLAB 和 Simulink 產品系列最近上市，Vision HDL Toolbox提供對在 FPGA 上處理高幀率 (HFR) 和高分辨率視頻的原生多像素流處理支持。視頻、圖像處理和 FPGA 設計工程師在處理 240fps 或更高分辨率的 4k 或 8k 視頻時可以加快權衡表現和實現的探索和仿真速度。

為幫助實時處理工業檢測、醫學成像以及情報、監控、和偵察 (ISR) 等應用中的高分辨率和 HFR 視頻而設計 FPGA 的工程師面臨挑戰，力爭達到吞吐量、資源利用率和功耗等目標。Vision HDL Toolbox 提供可以并行處理 4 或 8 像素的模塊，底層硬件實現自動進行更新，以通過指定的并行性支持仿真和代碼生成。這種能力可幫助硬件工程師與圖像和視頻處理工程師合作，在較高的抽象級別上探索和仿真視覺處理硬件表現。向此設計工作流程中添加 HDL Coder，工程師可以直接從他們已驗證的高層次模型生成可合成、獨立于目標的優化 VHDL 或 Verilog 代碼。

“在 FPGA、ASIC 和 SoC 設備上實現視覺處理算法需要在吞吐量和資源利用率之間巧妙地權衡，4k、8k 和高幀率視頻成倍地擴大這一挑戰。”MathWorks 的首席產品營銷經理 Jack Erickson 說，“探索解決方案空間和在較高的抽象級別上仿真，可幫助工程師在致力于寄存器傳送級 (RTL) 之前更快速地在架構上收斂。Vision HDL Toolbox 及其原生的每時鐘多像素 (multi-pixel-per-clock) 處理自動實現所有細節，使工程師能夠專心開發滿足其要求的硬件算法。”
Vision HDL Toolbox 為在 FPGA、ASIC 和 SoC 設備上進行視覺系統設計和實現提供了像素流處理算法。它提供一個設計架構，可支持各類接口類型、幀尺寸和幀率。該工具箱中的視頻和圖像處理算法對硬件實現進行建模，包括延遲、控制信號和行緩沖區。

該工具箱算法旨在生成 VHDL 和 Verilog（使用 HDL Coder）的可讀取、可合成的代碼。生成的 HDL 代碼是經過 FPGA 驗證的，適用于高達 8k 分辨率的幀尺寸和 HFR 視頻。

Vision HDL Toolbox R2019b 現已在全球上市。要了解更多信息，請訪問：mathworks.com/products/vision-hdl。

圖示：Vision HDL Toolbox有助于快速探索每個時鐘處理1、4或8像素。©MathWorks

關于 MathWorks

MathWorks 是數學計算軟件的領先開發商。它所推出的 MATLAB 被稱為“科學家和工程師的語言”，是一種用于算法開發、數據分析、可視化和數值計算的程序設計環境。Simulink 是一個面向多域和嵌入式工程系統仿真和基于模型設計的框圖環境。全球的工程師和科學家們都依賴于 MathWorks 公司所提供的這些產品系列，來加快在汽車、航空、電子、金融服務、生物醫藥以及其他行業的發明、創新及開發的步伐。MATLAB 和Simulink 產品也是全球眾多大學和學術機構的基本教研工具。MathWorks 創建于 1984 年，總部位于美國馬薩諸塞州的內蒂克市 (Natick, Massachusetts)，在全球 16 個國家/地區擁有 4500 多名員工。有關詳細信息，請訪問mathworks.com。

關鍵詞： MathWorks FPGA