初創(chuàng)公司推出RISC-V新架構(gòu)：集成CPU、GPU與NPU！
2024-05-15 11:49:49 EETOP總部位于美國(guó)加州圣地亞哥的初創(chuàng)公司 X-Silicon 最近宣布了一種新穎的 RISC-V 架構(gòu)，該架構(gòu)將 CPU、GPU 和 NPU 組合到一個(gè)內(nèi)核中。新的 NanoTile 架構(gòu)被描述為低功耗“C-GPU”，在獨(dú)特的單片處理器設(shè)計(jì)中將 RISC-V Vector CPU 功能與 GPU 和 AI/ML 加速相結(jié)合。
X-Silicon聲稱(chēng)Nanotile是同類(lèi)產(chǎn)品中第一個(gè)開(kāi)源架構(gòu)。它通過(guò)硬件抽象層 （HAL） 提供寄存器級(jí)訪問(wèn)，允許 OEM 和內(nèi)容提供商自定義其驅(qū)動(dòng)程序和應(yīng)用程序，以實(shí)現(xiàn)廣泛的硬件適應(yīng)性。
該架構(gòu)的關(guān)鍵在于其多核設(shè)計(jì)，其中多個(gè) C-GPU 核心排列在一個(gè)芯片上，并通過(guò)片上快速合成器結(jié)構(gòu)進(jìn)行鏈接。此設(shè)置將每個(gè)內(nèi)核的輸出動(dòng)態(tài)聚合到公共緩沖區(qū)中，從而增強(qiáng)圖形、視頻處理和人工智能任務(wù)的數(shù)據(jù)處理。計(jì)算 RAM (C-RAM) 靠近處理核心和統(tǒng)一內(nèi)存架構(gòu)，可顯著降低延遲并提高整體計(jì)算效率。
X-Silicon 表示，其技術(shù)可以解決現(xiàn)有 GPU 面臨的限制。最初為游戲設(shè)計(jì)的 GPU 現(xiàn)在正在努力應(yīng)對(duì)人工智能和并行計(jì)算等新的、多樣化的工作負(fù)載。由于固定功能的處理單元以及在非游戲應(yīng)用中的利用率不足，傳統(tǒng)的 GPU 架構(gòu)常常效率低下。
相比之下，X-Silicon 的 C-GPU 旨在通過(guò)采用可擴(kuò)展的、基于圖塊的方法來(lái)有效地渲染和管理計(jì)算，從而為更廣泛的應(yīng)用優(yōu)化性能。
開(kāi)源 RISC-V CPU-GPU 混合在計(jì)算行業(yè)中前景廣闊。
通過(guò)將 CPU 和 GPU 功能集成到單個(gè)基于 RISC-V 的處理器中，NanoTile 簡(jiǎn)化了硬件堆棧并降低了功耗，使其適用于移動(dòng)設(shè)備和嵌入式系統(tǒng)等能源敏感環(huán)境中的應(yīng)用。統(tǒng)一架構(gòu)還通過(guò)最大限度地減少通常與單獨(dú) CPU 和 GPU 芯片之間的通信相關(guān)的延遲來(lái)提高性能。
RISC-V 指令集確保了高度的模塊化和可擴(kuò)展性，允許用戶(hù)針對(duì)特定應(yīng)用定制混合處理器。通過(guò)在開(kāi)源許可下提供 RISC-V CPU-/GPU 混合架構(gòu)，X-Silicon 促進(jìn)了開(kāi)發(fā)人員、工程師和研究人員可以為處理器設(shè)計(jì)做出貢獻(xiàn)和增強(qiáng)的協(xié)作環(huán)境。這種開(kāi)放性允許更廣泛的社區(qū)試驗(yàn)和完善該技術(shù)，從而帶來(lái)更快的進(jìn)步和更廣泛的應(yīng)用。因此，X-Silicon 的開(kāi)源 RISC-V CPU/GPU 混合體可以產(chǎn)生更加個(gè)性化和高效的計(jì)算解決方案。
X-Silicon擁有14項(xiàng)專(zhuān)利支持其新穎的設(shè)計(jì)，希望其架構(gòu)能夠通過(guò)利用RISC-V與AI/ML和圖形功能集成的大規(guī)模并行特性來(lái)改變邊緣計(jì)算。該公司計(jì)劃向各行各業(yè)提供其新解決方案，包括可穿戴技術(shù)、AR/VR頭顯、汽車(chē)顯示器等。
來(lái)源：EETOP編譯自allaboutcircuits
EETOP 官方微信
創(chuàng)芯大講堂 在線教育
半導(dǎo)體創(chuàng)芯網(wǎng) 快訊
相關(guān)文章
