摩爾定律死不死？
2019-12-05 12:51:51 金捷幡2018年是英特爾悲哀的一年。就在公司50周年大慶前一個月，擠了五年牙膏的CEO柯再奇因桃色事件辭職。
外界猜測，這只是董事會找的一個小借口干掉他，因?yàn)楸旧磉@個戀情微不足道。
最關(guān)鍵的是，柯再奇簡直就是摩爾定律的反義詞。在他任內(nèi)，從14nm到14nm+++尷尬無比。而摩爾定律就是英特爾的基本法。
2018年，在半導(dǎo)體制程技術(shù)上曾遙遙領(lǐng)先半個世紀(jì)的英特爾被臺積電反超。老陪襯AMD的RyZen居然在也迎頭趕上。
Nvidia的黃仁勛說，摩爾定律已經(jīng)死啦。一代巨擎Risc先驅(qū)David Patterson也說摩爾定律死了。
這幾乎等于說，英特爾存在的意義消失了。一個科技界的指路明燈變成了一個普通的賺錢機(jī)器。
一
如果單看英特爾的財(cái)報(bào)，總體來說還是不錯的。雖然在新產(chǎn)品上捉襟見肘，但是搭著云計(jì)算強(qiáng)勁的東風(fēng)，英特爾的CPU還是供不應(yīng)求。
如果時(shí)光倒流到十多年前，英特爾一定后悔兩次拒絕蘋果的日子。因?yàn)樘O果培養(yǎng)了它的兩大對手：三星和臺積電。
在iPhone第一代發(fā)布前一年，英特爾拒絕了為喬布斯提供手機(jī)CPU并賣掉了自己的ARM分部XScale。蘋果選擇了三星。
2012-2013年，蘋果為了去三星化尋求iPhone 5s的A7處理器代工廠。傳聞中的候選人英特爾卻沒有接，臺積電當(dāng)時(shí)也沒準(zhǔn)備好接這么大的單子。
又在三星忍了一年的蘋果，砸巨資投向臺積電，終于實(shí)現(xiàn)了20nm A8的量產(chǎn)。當(dāng)年英特爾已經(jīng)開始量產(chǎn)14nm，領(lǐng)先臺積電1-1.5代。蘋果對CPU性能的圖騰式要求倒逼了臺積電的一路狂奔。
半導(dǎo)體先進(jìn)制程需要太多資金的投入，蘋果這個大客戶的驅(qū)動終于給臺積電井噴的動力，并在7nm站到巔峰。而格芯很明顯是先進(jìn)制程客戶太少，導(dǎo)致沒有錢繼續(xù)軍備競賽。
二
事后諸葛亮是沒有意義的，錯誤誰都犯過：喬布斯當(dāng)年也清倉過ARM的股票，微軟也清倉過蘋果的股票。
我們八卦了半天，還是要回到摩爾定律這個話題。
在英特爾燈塔暗淡的同時(shí)，大洋彼岸的比利時(shí)小鎮(zhèn)魯汶則熠熠生輝。下圖是IMEC最新路線圖，1nm已經(jīng)正式出場。其實(shí)IMEC數(shù)年前就對此堅(jiān)信不疑，而英特爾的Roadmap早就淪為平庸。
（Photo Credit: IMEC）
IMEC是尖端技術(shù)回歸歐洲的一個象征。作為ASML的鐵桿盟友并部署了最新NXE3400系列EUV的半導(dǎo)體研究重鎮(zhèn)，IMEC也是High NA EUV的原型機(jī)聯(lián)合研發(fā)合作伙伴。因此IMEC是最有底氣說，它在真機(jī)上實(shí)現(xiàn)了1~3nm技術(shù)。
下圖是ASML的路線圖。由于High NA EUV已經(jīng)設(shè)計(jì)完成，所以從光刻角度認(rèn)為至少未來十年摩爾定律還在掌握之中。
（Photo Credit: ASML）
下圖是High NA超凈室里的巨型光學(xué)測量真空倉和巨大的EUV反射鏡機(jī)械手。
（Photo Credit: ASML）
IMEC認(rèn)為，超越5nm以后，晶體管Cell的模式可能是各種形狀的FET管子。
（Photo Credit: IMEC）
有沒有越來越像樂高積木的感覺，接下來粗淺解釋一下一些基礎(chǔ)知識。
三
首先，有人會質(zhì)疑道：原子直徑才0.1nm(1 Å)，怎么可能把這么復(fù)雜的晶體管做到1nm。
確實(shí)如此。目前所謂制程技術(shù)或技術(shù)節(jié)點(diǎn)多少nm，并不是晶體管做到這么小了。
早期晶體管的縮小都是類似二維的，為了達(dá)到摩爾定律，長寬各縮小到0.7倍則面積縮小近一半(0.7x0.7=0.5)。傳統(tǒng)ITRS定義技術(shù)節(jié)點(diǎn)是最小金屬間距(MMP，即下圖藍(lán)色那根)的一半。但到了20/22nm引入FinFET以后，MMP的減少開始變得很慢，但是因?yàn)?D化后晶體管數(shù)量仍舊激增，廠商再用1/2MMP就顯示不出來技術(shù)進(jìn)步了。因此各家的命名就開始亂了起來：
20nm x0.7=14nm，所以新一代叫14nm
14nm x0.7=9.8nm, 所以再新一代叫10nm
10nm x0.7=7nm, 所以下一代叫7nm
7nm x0.7=4.9nm, 所以再下一代叫5nm
（請注意，上面這些0.7并未真正物理出現(xiàn)，只是假想如果二維縮小0.7而已。實(shí)際上看下圖臺積電10nm到7nm，MMP距離只是從42/44nm降到40nm）
（Photo Credit: WikiChip）
從上圖看，英特爾的10nm和臺積電的7nm平面基礎(chǔ)尺寸是近似的。為了對比技術(shù)差距，單位面積的晶體管數(shù)成為一個好方法。據(jù)分析數(shù)據(jù)，兩者每平方毫米都是一億個晶體管左右。但臺積電早已量產(chǎn)(麒麟980/990，A12/A13，AMD Ryzen 3000等)，但英特爾多年還是搞不定良率問題。
四
有專家猜測，英特爾10nm碰到的問題可能和它家激進(jìn)地把導(dǎo)體從銅全面轉(zhuǎn)到鈷有關(guān)，而臺積電和三星仍然用銅或鍍鈷。銅是很好的導(dǎo)體，但有個很討厭的特性，就是在納米尺度電阻會激增。
下圖是很漂亮的示意圖，圖中銅顏色那個就是銅。實(shí)際的芯片里這些金屬層可以有12層之多，把最底下的晶體管互聯(lián)起來形成電路。
這就是最微觀層面搭建的宏偉大廈。想想看，這是在芝麻大的空間里，上億個晶體管上面復(fù)雜搭建了上億根銅筋的混凝土建筑。
金屬釕是替代銅的另一個選擇。而在晶體管材料上，硅鍺合金和擁有更佳電性能的銦、鎵和砷化物也在被深度考慮或已應(yīng)用。
下圖很好地展示了在半導(dǎo)體發(fā)展歷程中，人類絞盡腦汁使用了元素周期表上的各種可能。這還不包括各種化合物。
（Photo Credit: SEMI）
看到這種精神，你認(rèn)為讓科技精英們直接放棄摩爾定律，會那么容易嗎？
五
5nm制程基本上還是會用已經(jīng)成熟的FinFET架構(gòu)，F(xiàn)inFET比平面Planar更大的電流和更快的開關(guān)速度足夠支撐到5nm。只是光刻必須要用到EUV，否則掩模的層數(shù)要多到失控了。
（Photo Credit: IMEC）
目前各家的3nm方案都是更加立體的FET，nanosheet和nanowire等統(tǒng)稱為GAA(Gate all around)。“到處都是閘門”，這個名字顯示了這些小樂高晶體管的詭異模樣。它們還包括了碳納米管等各種復(fù)雜的材料。
IMEC目前篤信CFET將是打開1nm大門的鑰匙，到那時(shí)各廠市場部宣傳的單位將是埃米而不是納米。
雖然這些技術(shù)都在實(shí)驗(yàn)室實(shí)現(xiàn)了，但是距離量產(chǎn)還有數(shù)不清的險(xiǎn)阻。但最大的障礙是：錢。
目前開發(fā)一款7nm芯片的成本是3億美元，5nm預(yù)測是5億美元，而3nm很可能到10億美元。
究竟未來能有幾家公司需要做這種芯片呢？
這時(shí)，可怕的摩爾第二定律也閃現(xiàn)了威力：“新晶圓廠的成本每兩年翻一番”。
目前新7nm工廠是150億美元，那么5nm工廠將需要投資300億美元，3nm則理論上是600億美元。
六
正是因?yàn)楦鞣N不確定性或各種悲觀，否定摩爾定律的聲音越來越多。確實(shí)，對于目前硅架構(gòu)存在量子隧穿效應(yīng)極限。
不過，可行的方法不僅只有繼續(xù)縮小晶體管的尺寸，還包括做多層晶體管的方案和疊加晶圓的方案等。
英特爾也在試圖改進(jìn)處理器架構(gòu)的方法來實(shí)現(xiàn)另類摩爾定律，因?yàn)槲覀兊淖罱K目的是為了實(shí)現(xiàn)單位芯片面積計(jì)算力的每年提高。早期CPU性能是靠提高主頻實(shí)現(xiàn)的，但后來英特爾的Core架構(gòu)和AMD的Zen架構(gòu)都成功實(shí)現(xiàn)了主頻不變算力的突破，所以這個思路一定還有突破空間。
從目前情況看，至少未來十年人類還有充足的技術(shù)手段繼續(xù)倍增芯片性能。再往后，也許量子計(jì)算真的會到來？
關(guān)鍵詞： 摩爾定律
EETOP 官方微信
創(chuàng)芯大講堂 在線教育
半導(dǎo)體創(chuàng)芯網(wǎng) 快訊
相關(guān)文章
