芯片設計過程迎來重大變革！提高 EDA 生產力的新方法
2025-04-27 10:42:18 semiengineering電子設計自動化（EDA）供應商正致力于探索新方法，以提升設計和驗證工程師的工作效率。這些工程師正努力跟上芯片復雜度呈指數級增長的步伐，同時還要應對緊迫的上市時間窗口以及有限的工程人才儲備問題。
過去，取得進展的方式往往很直接，比如改進算法，或者在線性流程中實現計算的并行化。但對于最新一代的前沿芯片而言，情況已發生了很大變化。多芯片裸片集成要求在設計流程的早期階段就進行多物理場分析，而且設計中某一部分的改動可能會對片上系統（SoC）或封裝的其他部分，甚至是在實際應用場景中產生深遠影響。如今的挑戰在于，要以一種系統的方式跟上大量相互競爭的設計元素的發展節奏，這就需要對現有工具和方法進行一系列改進，納入創新的新技術，而且在很多情況下還需要采用不同的問題解決方式。
西門子EDA定制集成電路部門副總裁兼總經理阿米特·古普塔（Amit Gupta）指出：“我們有機會提高工具的使用效率以及設計工程師的工作效率。我們需要提高運行時間、覆蓋率，或者實際EDA核心工具的運行速度。然后，我們還需要提高設計工程師自身的工作效率，尤其是初級設計工程師。行業需要越來越多的工程師，我們也需要讓這些工程師快速成長起來。”
從將更多任務提前到設計流程的早期階段開始，對工具的改進一直是一項持續進行的工作。但這還遠遠不夠。
古普塔說：“一種方法是改進核心技術本身。SPICE模擬器以及對核心求解器技術的改進是我們實現這一目標的一個維度。另一個維度是工具運行所依賴的硬件，比如圖形處理器（GPU）加速。與傳統的中央處理器（CPU）相比，使用GPU來加速運行時間和實現并行化有哪些機會？在哪些方面可行？我們還看到很多客戶在考慮采用Arm架構來提高運行時間，并有可能降低成本。第三個領域是人工智能（AI）。我們如何不僅應用傳統的機器學習技術，還應用強化學習技術、生成式人工智能以及基于智能體的人工智能？在這個領域有很多創新正在進行，以提高工具的使用效率，將人工智能融入工具底層，從而提高運行時間、覆蓋率和用戶體驗。現在，初級設計工程師能否使用生成式人工智能，就像他們可以用類似ChatGPT的方式說‘這是我要嘗試完成的任務’？大語言模型能夠給出答案，比如‘這是更快速獲得結果的方法。這是你設置它的方式’。然后還有智能體。我們能否擁有可以通過自然語言界面自動運行工具的智能體呢？”
與人工智能相關的改進
人工智能帶來了一整套全新的選擇，但它也存在一個學習曲線。Axiomise公司首席執行官阿希什·達爾巴里（Ashish Darbari）表示：“在理解方面肯定有了提升，而且在某些情況下，部署一些人工智能算法來加快自動化應用程序的工作速度。在某些情況下，EDA已經有一段時間采用自動化應用程序了，比如在底層使用形式驗證進行連接性檢查。但是對于人工智能/機器學習芯片，連接性檢查的規模和性能一直在不斷提升。就形式驗證工具而言，該行業的頂級供應商正在投入大量資金來縮短編譯和精化時間，加快可滿足性（SAT）求解器的速度，并研究可擴展性問題。他們還在投資構建人工智能智能體，以便在驗證過程中實時指導驗證工程師，有點像副駕駛。”
對于EDA來說，其中很多都是新事物。ChipAgents公司首席執行官威廉·王（William Wang）表示：“我們已經從手動繪制原理圖，發展到手工編寫寄存器傳輸級（RTL）代碼，再到更抽象的方法，比如高級綜合（HLS）和使用通用驗證方法學（UVM）進行結構化驗證。每一步都通過提高抽象層次或在設計和驗證流程的特定階段提高自動化程度，實現了生產效率的提升。”
但EDA正接近傳統抽象和腳本所能達到的極限。威廉·王說：“高級綜合和通用驗證方法學在某些領域有助于減少工作量，但它們仍然需要深厚的工具專業知識、較長的學習周期以及耗費大量人力的調試周期。隨著芯片規模發展到包含數十億甚至數萬億個邏輯門的設計，僅靠這些方法已無法跟上日益增長的復雜性，尤其是當架構變得更加異構，設計周期縮短時。我們創建了一個專為芯片設計和驗證打造的人工智能智能體系統。該技術并非強制用戶遵循固定的抽象方法或設計流程，而是直接集成到設計流程中——理解設計意圖、解析復雜的規范、生成并驗證寄存器傳輸級代碼、提出微架構方案、合成斷言，甚至解釋波形異常。”
這為新工具和新方法創造了機會。例如，人工智能智能體可以疊加在現有的EDA工具之上。威廉·王說：“它不是取代現有的工具鏈，而是可以通過智能體進行增強，這些智能體可以根據規范生成寄存器傳輸級代碼和測試平臺，解釋波形輸出，調試追溯，并根據內部代碼庫和命名約定調整提示。這可以大幅縮短設計和設計驗證（DV）工程師的迭代時間和手動工作量。所以，就像利用最新的處理器實現模擬的并行化一樣，我們也使用現代硬件來加速人工智能智能體。”
這并不會取代傳統的EDA算法。但它可以幫助簡化工作流程，尤其是當多個智能體能夠相互協調并感知上下文時。
威廉·王說：“我們已經看到，通過盡早識別約束和覆蓋率瓶頸，這減少了在通用驗證方法學測試環境中的手動迭代。團隊不再采用傳統的瀑布式流程，而是采用基于智能體的人工智能工作流程來減少迭代。例如，他們可能從一個微架構計劃開始，同時演進設計和驗證資產，使用這項技術在實現過程中以自然語言維護設計意圖。它還可以通過對話式查詢設計歷史，幫助新團隊成員快速上手。在我們早期的部署中，我們觀察到在驗證和調試工作流程中生產效率提高了10倍，同時在新成員入職效率和開發人員滿意度方面也有了顯著提升。”
非人工智能方面的改進
然而，人工智能并不是唯一的改進來源。整個工具鏈都在進行變革，以跟上不斷增加的復雜性和持續的人才短缺問題。
Axiomise公司的達爾巴里表示：“我們構建了一個與EDA供應商無關的應用程序，用于驗證RISC-V處理器端到端架構的正確性。整個解決方案不需要任何模擬向量或測試。相反，它使用形式證明來確定所有指令的正確性，無論這些指令何時發出、發出多少次，或者其他指令的交織情況如何。這種非常強大的方法已被用于在開源領域中先前已驗證的處理器中發現大量的錯誤。”
對硅芯片設計進行面積分析以節省功耗是另一個推動生產效率提升的領域。達爾巴里說：“最近，一個名為Footprint的應用程序被部署到開源領域的80多個設計中，包括幾個RISC-V處理器、圖形處理器和片上網絡（NoC），用于在不需要任何測試平臺的情況下計算整個硅芯片上的組件利用率。在某些情況下，結果令人吃驚。發現了很多這樣的情況，像寄存器、陣列、先進先出隊列（FIFO）和計數器等設計組件沒有得到充分利用（即部分冗余或完全冗余），但卻在消耗功率。這些問題通過其他任何方式都無法發現。”
加速一切
這里的一個挑戰是，線性流程對于復雜設計來說不再適用，因為它耗時太長。這就是“左移”理念的核心，而且行業一直在努力推動更廣泛地同時開發設計的更多部分。問題在于，設計變得越來越多面化且相互關聯，各個組件之間的依賴關系和交互數量變得如此復雜，以至于梳理所有不同的部分并保持開發過程順利進行變得更加困難。工具、知識產權（IP）、方法學和流程都在飛速發展，而跟蹤所有這些方面對首次流片成功產生了影響。
新思科技（Synopsys）產品管理執行董事曼米特·瓦利亞（Manmeet Walia）表示：“我們的業務以前主要受摩爾定律的支配，這意味著每18個月就會有新的工藝制程出現，我們會將我們的知識產權升級到下一個工藝制程。現在，它受人工智能工作負載的支配，以至于終端應用正在驅動標準和工藝節點的發展。實際上，一些開發人員甚至不再關心工藝節點。他們需要在計算能力和輸入輸出（I/O）帶寬方面得到滿足，而我們必須實現這一點。”
在前沿領域開發的芯片仍然在使用基于新制程節點開發的芯片裸片，但這些芯片裸片也越來越多地與其他使用舊工藝技術開發的芯片裸片和存儲器封裝在一起。
瓦利亞說：“2納米工藝現在正朝著埃米級節點發展，雖然計算帶寬隨著工藝制程不斷提升，但I/O帶寬卻沒有。這意味著我們需要在串行器/解串器（SerDes）技術、通用芯片互連（UCIe）技術、存儲器接口、雙倍數據速率（DDR）技術、高帶寬存儲器（HBM）等方面進行大規模創新，以提供足夠的I/O帶寬來跟上計算能力的發展。對于I/O帶寬，我們需要以前所未有的速度進行創新。即使是在標準方面，其規范制定周期比芯片開發周期長得多，但這些規范也在越來越快地更新到下一版本，而且很多市場參與者很多時候甚至不在乎規范。許多超大規模數據中心運營商想要超越規范的要求。此外，我們看到了技術上的巨大轉變，不僅有2.5D和3D集成電路技術，還有像現在在埃米級節點中引入的背面供電技術。所有這些都對我們如何開發信號知識產權產生了影響，因為這些都是I/O技術。我們與四家不同的晶圓代工廠合作，而我們的客戶現在的需求變得非常復雜——需要更全面的解決方案。這不再只是一個物理層（PHY）和一個控制器。甚至也不是一個完整的解決方案。這是一個非常全面的解決方案，很可能被封裝成一個子系統，并帶有詳盡的封裝指南，以及將其集成到片上系統的確切方案。”
所有這些都給EDA和知識產權供應商帶來了更大的壓力，要求他們以更快的速度進行創新。
瓦利亞說：“我們不能靠投入更多人力來完成更多工作。我們必須尋找正在興起的現代基礎設施來提高我們的生產效率，這是另一個重大的范式轉變。我們必須尋找創新的方法，而當我們進行創新時，我們必須在我們的工具中采用人工智能。超大規模數據中心運營商希望領先一代（OGA），所以第一次就把事情做對絕對至關重要，因為規范制定周期非常短。如果我們第一次做不對，那么我們就會錯過市場機會窗口。”
EDA生產效率的發展方向
以線性方式逐步推進可以有時間評估可能的相互作用和行為，并解決任何問題。但沒有人有時間這樣做，所以需要同時做更多的事情，而要在不忽略潛在問題的情況下使所有事情保持同步是極其困難的。
ChipAgents公司的威廉·王表示：“EDA生產效率的未來不僅僅在于更高級別的語言或新的驗證框架。而是人工智能智能體與工程師并肩工作，利用特定領域的智能為他們提供指導、增強和加速工作。這不僅僅是將瑣碎的工作自動化。它幫助工程師思考問題，呈現相關的上下文，并更快、更自信地做出架構權衡。為了在萬億門級別的芯片設計中實現真正的可擴展性，EDA行業需要超越腳本和模板。它需要智能系統，能夠自動集成來自代碼庫、過往設計和不斷演變的規范的上下文信息，并且能夠實時對架構、設計和調試做出有意義的貢獻。”
目標是以一種工程師更容易接受的方式更快地獲得更準確的結果。西門子的古普塔說：“這不僅僅是提高速度。速度提升對于消費級人工智能來說是好事。但當你進行EDA領域的人工智能應用時，它必須是可驗證的。這意味著要能夠驗證算法是否產生了正確的結果。這不僅僅是黑盒式的可用性。它必須能夠直接使用，而且我們不希望設計工程師必須成為人工智能專家。人工智能技術還應該具有廣泛的適用性并且穩健可靠。它必須在用戶正在部署的本地和云基礎設施的異構環境中都能正常工作，并且必須具有極高的準確性。你不希望人工智能的結果出現錯誤或不合理的情況。”
結論
在緊迫的市場時間窗口內，面對更多的排列組合和依賴關系，以及規模固定甚至縮小的設計團隊，這給設計工程團隊帶來了一些嚴峻的挑戰。幫助正在到來，但要跟上所有這些變化，需要采用多種方法，而不僅僅是一種改進措施。這還需要對過去的做事方式進行反思，以及思考未來應該如何去做。所有這些都需要融入工程師的培訓中，這樣年輕的工程師從一開始就能更高效地工作。
古普塔說：“如果我們能夠利用類似ChatGPT的功能，真正提升初級設計工程師的能力，使他們能夠更高效地完成與專業知識相關的任務，那會怎樣呢？所以，不用去閱讀手冊，而是能夠用自然語言提問并得到答案。這是提高設計生產效率的一個應用場景。比如說，我想設置我的測試平臺，我想設置我的測量參數，我想以一種更高效、恰到好處的方式配置我的運行，而不必去請教資深工程師，那會怎樣呢？如果我能夠擁有一種生成式人工智能功能，能夠給我提供這些信息，那又會怎樣呢？”
芯片設計過程的各個方面都將迎來重大變革，整個行業都將關注這些變革的效果如何。
原文：
https://semiengineering.com/new-ways-to-improve-eda-productivity
