芯片設(shè)計(jì)過(guò)程迎來(lái)重大變革！提高 EDA 生產(chǎn)力的新方法
2025-04-27 10:42:18 semiengineering電子設(shè)計(jì)自動(dòng)化（EDA）供應(yīng)商正致力于探索新方法，以提升設(shè)計(jì)和驗(yàn)證工程師的工作效率。這些工程師正努力跟上芯片復(fù)雜度呈指數(shù)級(jí)增長(zhǎng)的步伐，同時(shí)還要應(yīng)對(duì)緊迫的上市時(shí)間窗口以及有限的工程人才儲(chǔ)備問(wèn)題。
過(guò)去，取得進(jìn)展的方式往往很直接，比如改進(jìn)算法，或者在線性流程中實(shí)現(xiàn)計(jì)算的并行化。但對(duì)于最新一代的前沿芯片而言，情況已發(fā)生了很大變化。多芯片裸片集成要求在設(shè)計(jì)流程的早期階段就進(jìn)行多物理場(chǎng)分析，而且設(shè)計(jì)中某一部分的改動(dòng)可能會(huì)對(duì)片上系統(tǒng)（SoC）或封裝的其他部分，甚至是在實(shí)際應(yīng)用場(chǎng)景中產(chǎn)生深遠(yuǎn)影響。如今的挑戰(zhàn)在于，要以一種系統(tǒng)的方式跟上大量相互競(jìng)爭(zhēng)的設(shè)計(jì)元素的發(fā)展節(jié)奏，這就需要對(duì)現(xiàn)有工具和方法進(jìn)行一系列改進(jìn)，納入創(chuàng)新的新技術(shù)，而且在很多情況下還需要采用不同的問(wèn)題解決方式。
西門子EDA定制集成電路部門副總裁兼總經(jīng)理阿米特·古普塔（Amit Gupta）指出：“我們有機(jī)會(huì)提高工具的使用效率以及設(shè)計(jì)工程師的工作效率。我們需要提高運(yùn)行時(shí)間、覆蓋率，或者實(shí)際EDA核心工具的運(yùn)行速度。然后，我們還需要提高設(shè)計(jì)工程師自身的工作效率，尤其是初級(jí)設(shè)計(jì)工程師。行業(yè)需要越來(lái)越多的工程師，我們也需要讓這些工程師快速成長(zhǎng)起來(lái)。”
從將更多任務(wù)提前到設(shè)計(jì)流程的早期階段開(kāi)始，對(duì)工具的改進(jìn)一直是一項(xiàng)持續(xù)進(jìn)行的工作。但這還遠(yuǎn)遠(yuǎn)不夠。
古普塔說(shuō)：“一種方法是改進(jìn)核心技術(shù)本身。SPICE模擬器以及對(duì)核心求解器技術(shù)的改進(jìn)是我們實(shí)現(xiàn)這一目標(biāo)的一個(gè)維度。另一個(gè)維度是工具運(yùn)行所依賴的硬件，比如圖形處理器（GPU）加速。與傳統(tǒng)的中央處理器（CPU）相比，使用GPU來(lái)加速運(yùn)行時(shí)間和實(shí)現(xiàn)并行化有哪些機(jī)會(huì)？在哪些方面可行？我們還看到很多客戶在考慮采用Arm架構(gòu)來(lái)提高運(yùn)行時(shí)間，并有可能降低成本。第三個(gè)領(lǐng)域是人工智能（AI）。我們?nèi)绾尾粌H應(yīng)用傳統(tǒng)的機(jī)器學(xué)習(xí)技術(shù)，還應(yīng)用強(qiáng)化學(xué)習(xí)技術(shù)、生成式人工智能以及基于智能體的人工智能？在這個(gè)領(lǐng)域有很多創(chuàng)新正在進(jìn)行，以提高工具的使用效率，將人工智能融入工具底層，從而提高運(yùn)行時(shí)間、覆蓋率和用戶體驗(yàn)。現(xiàn)在，初級(jí)設(shè)計(jì)工程師能否使用生成式人工智能，就像他們可以用類似ChatGPT的方式說(shuō)‘這是我要嘗試完成的任務(wù)’？大語(yǔ)言模型能夠給出答案，比如‘這是更快速獲得結(jié)果的方法。這是你設(shè)置它的方式’。然后還有智能體。我們能否擁有可以通過(guò)自然語(yǔ)言界面自動(dòng)運(yùn)行工具的智能體呢？”
與人工智能相關(guān)的改進(jìn)
人工智能帶來(lái)了一整套全新的選擇，但它也存在一個(gè)學(xué)習(xí)曲線。Axiomise公司首席執(zhí)行官阿希什·達(dá)爾巴里（Ashish Darbari）表示：“在理解方面肯定有了提升，而且在某些情況下，部署一些人工智能算法來(lái)加快自動(dòng)化應(yīng)用程序的工作速度。在某些情況下，EDA已經(jīng)有一段時(shí)間采用自動(dòng)化應(yīng)用程序了，比如在底層使用形式驗(yàn)證進(jìn)行連接性檢查。但是對(duì)于人工智能/機(jī)器學(xué)習(xí)芯片，連接性檢查的規(guī)模和性能一直在不斷提升。就形式驗(yàn)證工具而言，該行業(yè)的頂級(jí)供應(yīng)商正在投入大量資金來(lái)縮短編譯和精化時(shí)間，加快可滿足性（SAT）求解器的速度，并研究可擴(kuò)展性問(wèn)題。他們還在投資構(gòu)建人工智能智能體，以便在驗(yàn)證過(guò)程中實(shí)時(shí)指導(dǎo)驗(yàn)證工程師，有點(diǎn)像副駕駛。”
對(duì)于EDA來(lái)說(shuō)，其中很多都是新事物。ChipAgents公司首席執(zhí)行官威廉·王（William Wang）表示：“我們已經(jīng)從手動(dòng)繪制原理圖，發(fā)展到手工編寫寄存器傳輸級(jí)（RTL）代碼，再到更抽象的方法，比如高級(jí)綜合（HLS）和使用通用驗(yàn)證方法學(xué)（UVM）進(jìn)行結(jié)構(gòu)化驗(yàn)證。每一步都通過(guò)提高抽象層次或在設(shè)計(jì)和驗(yàn)證流程的特定階段提高自動(dòng)化程度，實(shí)現(xiàn)了生產(chǎn)效率的提升。”
但EDA正接近傳統(tǒng)抽象和腳本所能達(dá)到的極限。威廉·王說(shuō)：“高級(jí)綜合和通用驗(yàn)證方法學(xué)在某些領(lǐng)域有助于減少工作量，但它們?nèi)匀恍枰詈竦墓ぞ邔I(yè)知識(shí)、較長(zhǎng)的學(xué)習(xí)周期以及耗費(fèi)大量人力的調(diào)試周期。隨著芯片規(guī)模發(fā)展到包含數(shù)十億甚至數(shù)萬(wàn)億個(gè)邏輯門的設(shè)計(jì)，僅靠這些方法已無(wú)法跟上日益增長(zhǎng)的復(fù)雜性，尤其是當(dāng)架構(gòu)變得更加異構(gòu)，設(shè)計(jì)周期縮短時(shí)。我們創(chuàng)建了一個(gè)專為芯片設(shè)計(jì)和驗(yàn)證打造的人工智能智能體系統(tǒng)。該技術(shù)并非強(qiáng)制用戶遵循固定的抽象方法或設(shè)計(jì)流程，而是直接集成到設(shè)計(jì)流程中——理解設(shè)計(jì)意圖、解析復(fù)雜的規(guī)范、生成并驗(yàn)證寄存器傳輸級(jí)代碼、提出微架構(gòu)方案、合成斷言，甚至解釋波形異常。”
這為新工具和新方法創(chuàng)造了機(jī)會(huì)。例如，人工智能智能體可以疊加在現(xiàn)有的EDA工具之上。威廉·王說(shuō)：“它不是取代現(xiàn)有的工具鏈，而是可以通過(guò)智能體進(jìn)行增強(qiáng)，這些智能體可以根據(jù)規(guī)范生成寄存器傳輸級(jí)代碼和測(cè)試平臺(tái)，解釋波形輸出，調(diào)試追溯，并根據(jù)內(nèi)部代碼庫(kù)和命名約定調(diào)整提示。這可以大幅縮短設(shè)計(jì)和設(shè)計(jì)驗(yàn)證（DV）工程師的迭代時(shí)間和手動(dòng)工作量。所以，就像利用最新的處理器實(shí)現(xiàn)模擬的并行化一樣，我們也使用現(xiàn)代硬件來(lái)加速人工智能智能體。”
這并不會(huì)取代傳統(tǒng)的EDA算法。但它可以幫助簡(jiǎn)化工作流程，尤其是當(dāng)多個(gè)智能體能夠相互協(xié)調(diào)并感知上下文時(shí)。
威廉·王說(shuō)：“我們已經(jīng)看到，通過(guò)盡早識(shí)別約束和覆蓋率瓶頸，這減少了在通用驗(yàn)證方法學(xué)測(cè)試環(huán)境中的手動(dòng)迭代。團(tuán)隊(duì)不再采用傳統(tǒng)的瀑布式流程，而是采用基于智能體的人工智能工作流程來(lái)減少迭代。例如，他們可能從一個(gè)微架構(gòu)計(jì)劃開(kāi)始，同時(shí)演進(jìn)設(shè)計(jì)和驗(yàn)證資產(chǎn)，使用這項(xiàng)技術(shù)在實(shí)現(xiàn)過(guò)程中以自然語(yǔ)言維護(hù)設(shè)計(jì)意圖。它還可以通過(guò)對(duì)話式查詢?cè)O(shè)計(jì)歷史，幫助新團(tuán)隊(duì)成員快速上手。在我們?cè)缙诘牟渴鹬校覀冇^察到在驗(yàn)證和調(diào)試工作流程中生產(chǎn)效率提高了10倍，同時(shí)在新成員入職效率和開(kāi)發(fā)人員滿意度方面也有了顯著提升。”
非人工智能方面的改進(jìn)
然而，人工智能并不是唯一的改進(jìn)來(lái)源。整個(gè)工具鏈都在進(jìn)行變革，以跟上不斷增加的復(fù)雜性和持續(xù)的人才短缺問(wèn)題。
Axiomise公司的達(dá)爾巴里表示：“我們構(gòu)建了一個(gè)與EDA供應(yīng)商無(wú)關(guān)的應(yīng)用程序，用于驗(yàn)證RISC-V處理器端到端架構(gòu)的正確性。整個(gè)解決方案不需要任何模擬向量或測(cè)試。相反，它使用形式證明來(lái)確定所有指令的正確性，無(wú)論這些指令何時(shí)發(fā)出、發(fā)出多少次，或者其他指令的交織情況如何。這種非常強(qiáng)大的方法已被用于在開(kāi)源領(lǐng)域中先前已驗(yàn)證的處理器中發(fā)現(xiàn)大量的錯(cuò)誤。”
對(duì)硅芯片設(shè)計(jì)進(jìn)行面積分析以節(jié)省功耗是另一個(gè)推動(dòng)生產(chǎn)效率提升的領(lǐng)域。達(dá)爾巴里說(shuō)：“最近，一個(gè)名為Footprint的應(yīng)用程序被部署到開(kāi)源領(lǐng)域的80多個(gè)設(shè)計(jì)中，包括幾個(gè)RISC-V處理器、圖形處理器和片上網(wǎng)絡(luò)（NoC），用于在不需要任何測(cè)試平臺(tái)的情況下計(jì)算整個(gè)硅芯片上的組件利用率。在某些情況下，結(jié)果令人吃驚。發(fā)現(xiàn)了很多這樣的情況，像寄存器、陣列、先進(jìn)先出隊(duì)列（FIFO）和計(jì)數(shù)器等設(shè)計(jì)組件沒(méi)有得到充分利用（即部分冗余或完全冗余），但卻在消耗功率。這些問(wèn)題通過(guò)其他任何方式都無(wú)法發(fā)現(xiàn)。”
加速一切
這里的一個(gè)挑戰(zhàn)是，線性流程對(duì)于復(fù)雜設(shè)計(jì)來(lái)說(shuō)不再適用，因?yàn)樗臅r(shí)太長(zhǎng)。這就是“左移”理念的核心，而且行業(yè)一直在努力推動(dòng)更廣泛地同時(shí)開(kāi)發(fā)設(shè)計(jì)的更多部分。問(wèn)題在于，設(shè)計(jì)變得越來(lái)越多面化且相互關(guān)聯(lián)，各個(gè)組件之間的依賴關(guān)系和交互數(shù)量變得如此復(fù)雜，以至于梳理所有不同的部分并保持開(kāi)發(fā)過(guò)程順利進(jìn)行變得更加困難。工具、知識(shí)產(chǎn)權(quán)（IP）、方法學(xué)和流程都在飛速發(fā)展，而跟蹤所有這些方面對(duì)首次流片成功產(chǎn)生了影響。
新思科技（Synopsys）產(chǎn)品管理執(zhí)行董事曼米特·瓦利亞（Manmeet Walia）表示：“我們的業(yè)務(wù)以前主要受摩爾定律的支配，這意味著每18個(gè)月就會(huì)有新的工藝制程出現(xiàn)，我們會(huì)將我們的知識(shí)產(chǎn)權(quán)升級(jí)到下一個(gè)工藝制程。現(xiàn)在，它受人工智能工作負(fù)載的支配，以至于終端應(yīng)用正在驅(qū)動(dòng)標(biāo)準(zhǔn)和工藝節(jié)點(diǎn)的發(fā)展。實(shí)際上，一些開(kāi)發(fā)人員甚至不再關(guān)心工藝節(jié)點(diǎn)。他們需要在計(jì)算能力和輸入輸出（I/O）帶寬方面得到滿足，而我們必須實(shí)現(xiàn)這一點(diǎn)。”
在前沿領(lǐng)域開(kāi)發(fā)的芯片仍然在使用基于新制程節(jié)點(diǎn)開(kāi)發(fā)的芯片裸片，但這些芯片裸片也越來(lái)越多地與其他使用舊工藝技術(shù)開(kāi)發(fā)的芯片裸片和存儲(chǔ)器封裝在一起。
瓦利亞說(shuō)：“2納米工藝現(xiàn)在正朝著埃米級(jí)節(jié)點(diǎn)發(fā)展，雖然計(jì)算帶寬隨著工藝制程不斷提升，但I/O帶寬卻沒(méi)有。這意味著我們需要在串行器/解串器（SerDes）技術(shù)、通用芯片互連（UCIe）技術(shù)、存儲(chǔ)器接口、雙倍數(shù)據(jù)速率（DDR）技術(shù)、高帶寬存儲(chǔ)器（HBM）等方面進(jìn)行大規(guī)模創(chuàng)新，以提供足夠的I/O帶寬來(lái)跟上計(jì)算能力的發(fā)展。對(duì)于I/O帶寬，我們需要以前所未有的速度進(jìn)行創(chuàng)新。即使是在標(biāo)準(zhǔn)方面，其規(guī)范制定周期比芯片開(kāi)發(fā)周期長(zhǎng)得多，但這些規(guī)范也在越來(lái)越快地更新到下一版本，而且很多市場(chǎng)參與者很多時(shí)候甚至不在乎規(guī)范。許多超大規(guī)模數(shù)據(jù)中心運(yùn)營(yíng)商想要超越規(guī)范的要求。此外，我們看到了技術(shù)上的巨大轉(zhuǎn)變，不僅有2.5D和3D集成電路技術(shù)，還有像現(xiàn)在在埃米級(jí)節(jié)點(diǎn)中引入的背面供電技術(shù)。所有這些都對(duì)我們?nèi)绾伍_(kāi)發(fā)信號(hào)知識(shí)產(chǎn)權(quán)產(chǎn)生了影響，因?yàn)檫@些都是I/O技術(shù)。我們與四家不同的晶圓代工廠合作，而我們的客戶現(xiàn)在的需求變得非常復(fù)雜——需要更全面的解決方案。這不再只是一個(gè)物理層（PHY）和一個(gè)控制器。甚至也不是一個(gè)完整的解決方案。這是一個(gè)非常全面的解決方案，很可能被封裝成一個(gè)子系統(tǒng)，并帶有詳盡的封裝指南，以及將其集成到片上系統(tǒng)的確切方案。”
所有這些都給EDA和知識(shí)產(chǎn)權(quán)供應(yīng)商帶來(lái)了更大的壓力，要求他們以更快的速度進(jìn)行創(chuàng)新。
瓦利亞說(shuō)：“我們不能靠投入更多人力來(lái)完成更多工作。我們必須尋找正在興起的現(xiàn)代基礎(chǔ)設(shè)施來(lái)提高我們的生產(chǎn)效率，這是另一個(gè)重大的范式轉(zhuǎn)變。我們必須尋找創(chuàng)新的方法，而當(dāng)我們進(jìn)行創(chuàng)新時(shí)，我們必須在我們的工具中采用人工智能。超大規(guī)模數(shù)據(jù)中心運(yùn)營(yíng)商希望領(lǐng)先一代（OGA），所以第一次就把事情做對(duì)絕對(duì)至關(guān)重要，因?yàn)橐?guī)范制定周期非常短。如果我們第一次做不對(duì)，那么我們就會(huì)錯(cuò)過(guò)市場(chǎng)機(jī)會(huì)窗口。”
EDA生產(chǎn)效率的發(fā)展方向
以線性方式逐步推進(jìn)可以有時(shí)間評(píng)估可能的相互作用和行為，并解決任何問(wèn)題。但沒(méi)有人有時(shí)間這樣做，所以需要同時(shí)做更多的事情，而要在不忽略潛在問(wèn)題的情況下使所有事情保持同步是極其困難的。
ChipAgents公司的威廉·王表示：“EDA生產(chǎn)效率的未來(lái)不僅僅在于更高級(jí)別的語(yǔ)言或新的驗(yàn)證框架。而是人工智能智能體與工程師并肩工作，利用特定領(lǐng)域的智能為他們提供指導(dǎo)、增強(qiáng)和加速工作。這不僅僅是將瑣碎的工作自動(dòng)化。它幫助工程師思考問(wèn)題，呈現(xiàn)相關(guān)的上下文，并更快、更自信地做出架構(gòu)權(quán)衡。為了在萬(wàn)億門級(jí)別的芯片設(shè)計(jì)中實(shí)現(xiàn)真正的可擴(kuò)展性，EDA行業(yè)需要超越腳本和模板。它需要智能系統(tǒng)，能夠自動(dòng)集成來(lái)自代碼庫(kù)、過(guò)往設(shè)計(jì)和不斷演變的規(guī)范的上下文信息，并且能夠?qū)崟r(shí)對(duì)架構(gòu)、設(shè)計(jì)和調(diào)試做出有意義的貢獻(xiàn)。”
目標(biāo)是以一種工程師更容易接受的方式更快地獲得更準(zhǔn)確的結(jié)果。西門子的古普塔說(shuō)：“這不僅僅是提高速度。速度提升對(duì)于消費(fèi)級(jí)人工智能來(lái)說(shuō)是好事。但當(dāng)你進(jìn)行EDA領(lǐng)域的人工智能應(yīng)用時(shí)，它必須是可驗(yàn)證的。這意味著要能夠驗(yàn)證算法是否產(chǎn)生了正確的結(jié)果。這不僅僅是黑盒式的可用性。它必須能夠直接使用，而且我們不希望設(shè)計(jì)工程師必須成為人工智能專家。人工智能技術(shù)還應(yīng)該具有廣泛的適用性并且穩(wěn)健可靠。它必須在用戶正在部署的本地和云基礎(chǔ)設(shè)施的異構(gòu)環(huán)境中都能正常工作，并且必須具有極高的準(zhǔn)確性。你不希望人工智能的結(jié)果出現(xiàn)錯(cuò)誤或不合理的情況。”
結(jié)論
在緊迫的市場(chǎng)時(shí)間窗口內(nèi)，面對(duì)更多的排列組合和依賴關(guān)系，以及規(guī)模固定甚至縮小的設(shè)計(jì)團(tuán)隊(duì)，這給設(shè)計(jì)工程團(tuán)隊(duì)帶來(lái)了一些嚴(yán)峻的挑戰(zhàn)。幫助正在到來(lái)，但要跟上所有這些變化，需要采用多種方法，而不僅僅是一種改進(jìn)措施。這還需要對(duì)過(guò)去的做事方式進(jìn)行反思，以及思考未來(lái)應(yīng)該如何去做。所有這些都需要融入工程師的培訓(xùn)中，這樣年輕的工程師從一開(kāi)始就能更高效地工作。
古普塔說(shuō)：“如果我們能夠利用類似ChatGPT的功能，真正提升初級(jí)設(shè)計(jì)工程師的能力，使他們能夠更高效地完成與專業(yè)知識(shí)相關(guān)的任務(wù)，那會(huì)怎樣呢？所以，不用去閱讀手冊(cè)，而是能夠用自然語(yǔ)言提問(wèn)并得到答案。這是提高設(shè)計(jì)生產(chǎn)效率的一個(gè)應(yīng)用場(chǎng)景。比如說(shuō)，我想設(shè)置我的測(cè)試平臺(tái)，我想設(shè)置我的測(cè)量參數(shù)，我想以一種更高效、恰到好處的方式配置我的運(yùn)行，而不必去請(qǐng)教資深工程師，那會(huì)怎樣呢？如果我能夠擁有一種生成式人工智能功能，能夠給我提供這些信息，那又會(huì)怎樣呢？”
芯片設(shè)計(jì)過(guò)程的各個(gè)方面都將迎來(lái)重大變革，整個(gè)行業(yè)都將關(guān)注這些變革的效果如何。
原文：
https://semiengineering.com/new-ways-to-improve-eda-productivity
EETOP 官方微信
創(chuàng)芯大講堂 在線教育
半導(dǎo)體創(chuàng)芯網(wǎng) 快訊
相關(guān)文章
