小芯片互連UCIe 2.0規范發布
2024-08-07 11:36:26 EETOPUCIe聯盟表示，UCIe 2.0規范導入了可選的可管理性特性和UCIe DFx架構（UDA），其中包括每個芯片內用于測試、遙測和調試功能的管理結構，達到了與供應商無關的芯片互操作性，成為SIP管理和DFx操作提供了靈活統一的方法。
另外，UCIe 2.0規范還支持了3D封裝，與2D/2.5D封裝相較，可提供更高的帶寬密度和更高的能效。同時還針對混合鍵合進行了優化，具有凸點間距功能，凸點間距可大至 10~25 微米，小至 1 微米或更小，以提供靈活性和可擴展性。
UCIe聯盟釋出的 UCIe 2.0 規范的要點，首先是為任何具有多個小芯片的系統級封裝 （SiP） 結構的可管理性、調試和測試提供全面支持。其次是支持3D封裝，可顯著提高帶寬密度和電源效率。第三是改進的系統級解決方案，其可管理性定義為芯片堆疊的一部分。再來則是針對互操作性和一致性測試的優化封裝設計。最后，UCIe 2.0規范可完全向下兼容UCIe 1.1和UCIe 1.0。
2022 年 3 月，AMD、Arm、Google Cloud、英特爾、Meta、微軟、高通、三星、臺積電、阿里巴巴等企業共同宣布建立 UCIe 聯盟，以打造小芯片生態系統，訂定小芯片互聯標準規范。 而 UCIe 全名是 Universal Chiplet Interconnect Express，就是通用小芯片互連通道，這是一種開放的行業標準，目的在封裝級別建立互連。
UCIe聯盟是希望可以建立一個芯片到芯片的互聯標準，并培育一個開放的小芯片生態系統，以滿足客戶對可定制的封裝級整合的需求，連接來自多個供應商的芯片。在最早的 UCIe 1.0里，涵蓋了芯片到芯片之間的 I/O 物理層、協議和軟件堆疊等，并利用了 PCI Express（PCIe） 和 Compute Express Link（CXL） 兩種高速互連標準。而2023年發布的UCIe 1.1規范里，進一步納進了針對汽車應用的增強功能。
