SK 海力士展示新型 PLC：采用雙 2.5 bit 單元，寫入速度看齊 TLC
2023-08-21 08:50:44 EETOP8 月 20 日消息，三星電子計劃明年生產第 9 代 V-NAND 閃存，將沿用雙層堆棧架構，超過 300 層；而 SK 海力士計劃 2025 年上半年量產三層堆棧架構的 321 層 NAND 閃存。
實際上，提高存儲密度的手段除了提高層數外也還包括其他方案。目前，4bit 單元（QLC）型 3D NAND 閃存已經實現商業化，而且 SSD 受益于此也已經變成了“白菜價”。
雖然 SSD 目前已經有開始漲價的跡象，但幾家大廠已經開始研發下一代的 5 bit 單元（PLC）方案，相信接下來大家就能用上容量更大、速度更快的固態硬盤。
在 FMS 2023 閃存峰會上，SK 海力士就展示了其新型 PLC（5-Bit MLC）技術的研究成果。
這一技術原理上類似鎧俠 2019 年開發的 Twin BiCS FLASH 技術，簡單來說就是用兩個 2.5 bit 單元，這樣雙線程同時寫入的話一定會比 5 bit 存儲快得多。
在 5 bit 單元中，一個存儲單元中可以包含 32 個不同的閾值電壓（IT之家注：即 25），而常規方式下用 PLC 寫入并驗證 32 個不同的閾值電壓所需時間是 TLC 的近 20 倍，這顯然是用戶無法接受的。
因此，SK 海力士設計了一種新型 PLC，將一個 5bit 單元分為兩個 2.5 bit 點位，每個點也存儲 2.5 bit。然后綜合各個點的數據獲得 5 bit 數據，這樣就可以使 PLC 寫入時間與 TLC（3bit 單元）大致相同。
實際上，Solidigm 一年前已經展示過首款采用 PLC-NAND 的 SSD，它沿用了當前 QLC-NAND 一樣的 192 層閃存，但由于每個單元由 5 bit（而非 4 bit）點組成，其密度增加至 23.3 Gbit / mm2，創下了最高記錄；而憑借 321 層的第 9 代新型 TLC-NAND，預計 SK 海力士有望達到 20 Gbit / mm2 以上的密度。當然，更多的層數也意味著更多的工作步驟和更高的成本，預計早期產品依然還會很貴。
免責聲明：本文由作者原創。文章內容系作者個人觀點，轉載目的在于傳遞更多信息，并不代表EETOP贊同其觀點和對其真實性負責。如涉及作品內容、版權和其它問題，請及時聯系我們，我們將在第一時間刪除！
