Synopsys宣布即刻提供多協議DesignWare Enterprise 12G PHY IP
2014-02-19 08:28:51 本站原創在高端網絡和計算應用中的高性能PHYIP,它可支持1.25 Gbps至12.5 Gbps的吞吐量并能使其功耗降低多達20%
美國加利福尼亞州山景城，2014年2月—
亮點：
· 支持1.25 Gbps至12.5 Gbps的數據速率，覆蓋多種協議，包括PCI Express® 3.0、SATA 6G、10GBASE-KR、10GBASE-KX4、1000BASE-KX、CEI-6G/11G、SGMII、QSGMII、SFF-8431、CPRI、OBSAI以及JESD204B
· 在一個高性能的模擬前端支持下，通過有損耗的背板和端口側接口也能實現優異的信號完整性
· 借助對L1子狀態的支持、新穎的發射器設計、DFE旁路和半速率架構，能夠實現比競爭性解決方案低出多達20%的工作與待機功耗
· 自帶擴頻時鐘的不同的參考時鐘（SRIS）、參考時鐘共享和片上測試功能，改善了系統設計和效率
為加速芯片和電子系統創新而提供軟件、知識產權（IP）及服務的全球領先供應商新思科技公司（Synopsys, Inc.，納斯達克股票市場代碼：SNPS）日前宣布：其多協議DesignWare® Enterprise 12G PHY IP正式上市，該物理層知識產權（PHY IP）將使多樣化的高端網絡和計算應用在功耗降低的同時提升了性能。DesignWare Enterprise 12G PHY是專門為應對設計師們所面臨的不斷增長的性能/功耗平衡挑戰而設計，它使設計師能夠輕松地將各種企業級通信協議集成到他們的系統級芯片（SoC）上，包括PCI Express 3.0、SATA 6G、10GBASE-KR、10GBASE-KX4 (XAUI)、1000BASE-KX、CEI-6G/11G、SGMII、QSGMII、SFF-8431、CPRI、OBSAI和JESD204B等，，而使這些SoC具有比競爭性解決方案更高的性能同時功耗降低多達20%。
DesignWare Enterprise 12G PHY包括架構性的創新，以明顯地降低企業應用SoC的功耗。這種高性能模擬前端集成了在工作和待機兩種運行模式中的省電功能。該混合發送驅動器支持低功耗電壓模式和高擺幅電流模式，以及其它的可降低功耗的特性，如在驅動和決策反饋均衡（DFE）旁路模式下的L1子狀態、可選的I/ O電源。
高性能的DesignWare Enterprise 12G PHY支持從芯片到芯片、背板和端口側接口來確保復雜的系統集成。靈活的時鐘倍增器單元（CMU）包括多個鎖相環（PLL），以便在包括老式系統這樣要求最嚴苛的應用中，穿過長而有損耗的背板傳輸從1.25 Gbps到12.5 Gbps的高質量數據。該模擬前端包括5級DFE（5-tap DFE）、連續時間線性均衡（CTLE）和前饋均衡（FFE），并帶有先進的算法用于啟動和任務模式適應，以在高吞吐量通信通道中提升信號完整性。其帶有諸如參考時鐘轉發和PCI Express聚集及二分等先進功能的多通道架構，為設計師提供了一種用于各種高速SoC的靈活的、可擴展的PHY IP解決方案。
“作為一家加入PCI-SIG超過10年的成員，Synopsys在開發PCIe 技術方面已經扮演了一種重要的角色，”PCI-SIG主席兼總裁Al Yanes表示：“其對PCIe 3.0架構的支持有助于使PCI Express生態系統的不斷成功。”
“根據數據中心和云處計算的最新趨勢，在諸如軟件定義聯網和低功耗微服務器中，系統架構師正越來越多地在單個SoC中實現多個高帶寬通訊協議，”Synopsys公司IP和系統市場副總裁John Koeter評論道：“通過在我們多樣化的數據中心IP產品組合中增加DesignWare Enterprise 12G PHY IP，我們能夠幫助設計師更好地處理全新云計算架構中的性能和功耗問題。”
供貨
采用28納米工藝技術的DesignWare Enterprise 12G PHY IP已經開始供貨，采用14/16納米FinFET工藝技術的IP正在開發。Synopsys面向數據中心的DesignWare IP產品組合還包括用于40G/10G/1G以太網、DDR4/3、PCI Express 3.0/2.0、USB 3.0/2.0、SATA 6G和ARM® AMBA® AXI4™和 AMBA 3連接器的解決方案，邏輯庫與嵌入式存儲器；以及Synopsys ARC®處理器，上述所有的產品現在都已可供貨。
新思科技（Synopsys）是一家為各種SoC
