從FPGA的制程競賽看英特爾與Fabless的后續(xù)變化
2013-07-15 20:05:15 本站原創(chuàng)在Altera宣布進入采用英特爾的14nm三閘極電晶體制程后，賽靈思(Xilinx)也不甘示弱，宣布進入全新的產品線進入臺積電(TSMC)20nm的投片時程，并于今年第四季取得少量樣本，明年第一季正式進入量產時程。
然而，同樣也是采取臺積電的20nm制程，Altera旗下的Arria10 FPGA， 則是在2014年初提供樣本販售，單以臺積電的20nm制程的進度上來說，Altera落后賽靈思約有一季的時間。但相對的，Altera在14nm三閘 極電晶體制程，向英特爾靠攏，將于今年提供測試晶片。就這方面的進度上，賽靈思恐怕也僅能依靠臺積電的16nm FinFET技術加以抗衡。持平來看，截至 目前為止，雙方互有領先。
Altera與賽靈思在先進制程上的競賽戲碼，其實已經不是新聞，早在進入45nm時代后，只要其中一方公開發(fā)布最新消息，另一方馬上就會采取反制 動作。舉例來說，與處理器IP業(yè)者的合作上，賽靈思率先取得ARM的Cortex-A9雙核心處理器的授權，后來Altera也隨之跟進，甚至也與 MPIS(美普思)合作，試圖擴大處理器IP授權范圍，以滿足更多的客戶需求。一來一往之間，其實不難看出這兩間公司之間的競爭有多激烈。
如果仔細觀察這兩間公司這幾年來的產品策略，大體上都會事先發(fā)布新一代的產品藍圖，在產品正式進入量產約前半年到九個月左右，都會提供開發(fā)軟體讓客 戶進行使用，(賽靈思就是提供Vivado、Altera則是QuartusII)再來就是提供樣品，最后就是產品進入大量量產。客戶在事先對產品有一定 的熟悉度后，自然就可以較快進入狀況。
問題在于，為了能領先對方，雙方在先進制程投入了大量心力，演變到后來，某種程度上也成了種「輸不得的壓力」。對于晶片業(yè)者而言，投入先進制程要花 費大量的研發(fā)與學習成本，對高通或是博通這樣的無晶圓半導體業(yè)者(Fabless)來說，自然是不小的壓力，但也很幸運的是，FPGA業(yè)者通常都會扮演白 老鼠的角色，率先使用新制程在自家產品上，所以也無怪乎，賽靈思對于28及20nm制程的“首先量產”的這件事，相當自豪。有了賽靈思或是Altera這 樣的客戶，晶圓代工業(yè)者自然也就能設法提升新一代的制程良率。良率提升后，對高通或是博通這類的業(yè)者來說，就是好事一件。簡言之，兩大FPGA業(yè)者在先進 制程上的努力，說是扮演“急先鋒”的角色，其實并不為過。
再回到賽靈思與Altera的制程競賽上，Altera率先與英特爾合作，無疑是為英特爾搶占晶圓代工市場的野心，注入了一劑強心針。姑且不論 IDM或是晶圓代工業(yè)者的差別，英特爾在制程上，至少也都領先晶圓代工業(yè)者們約一年左右的距離，這也是業(yè)界普遍的共識。如果領先距離沒有產生太大的變 化，Altera在先進制程的量產競賽上極有可能反倒超前賽靈思，這對Altera來說，固然是好事一件，但對英特爾而言，也能有效擴大晶圓代工的市占 率。
若再務實一點來看，賽靈思在2014年正式進入20nm元件的量產，這其實也表示，無晶圓半導體業(yè)者也極有可能在2014年的下半年開始往20nm 移動，屆時，恐怕又要再上演一次：“你種你的樹，我乘我的涼”的戲碼。兩大FPGA業(yè)者之間的制程競賽，雖然打得火熱，但最開心的，也許是英特爾與這些一 線的無晶圓半導體業(yè)者吧?
EETOP 官方微信
創(chuàng)芯大講堂 在線教育
半導體創(chuàng)芯網 快訊
相關文章
