女人书籍排行榜,遮天,我欲封天耳根小说零

Xilinx擴展SmartConnect技術為16nm UltraScale+器件實現20%－30%性能突破

2016-04-21 17:46:49 未知

點擊關注->創芯網公眾號，后臺告知EETOP論壇用戶名，獎勵200信元

Vivado Design Suite 2016.1現提供SmartConnect 技術支持，能解決高性能數百萬系統邏輯單元設計中的系統互聯瓶頸問題

2016年4月21日，中國北京 - All Programmable 技術和器件的全球領先企業賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX)）今天宣布推出Vivado^®Design Suite2016.1 的 HLx版本。該全新套件新增了 SmartConnect技術支持，能為UltraScale™和UltraScale+產品組合帶來前所未有的高性能。Vivado Design Suite2016.1版本包含SmartConnect技術擴展，可解決高性能數百萬系統邏輯單元設計中的系統互聯瓶頸，從而讓UltraScale和UltraScale+器件組合在實現高利用率的同時,還能將性能進一步提升20%-30%。

賽靈思UltraScale+ 產品組合是業界唯一一款基于FinFET的可編程技術。其包括Zynq^®、Kintex^®和Virtex^®UltraScale+器件，相對于28nm 產品而言,性能功耗比提升2-5倍，能支持5G無線、軟件定義網絡和下一代高級駕駛員輔助系統等市場領先應用。

賽靈思SmartConnect技術包括系統互聯IP以及UltraScale+ 芯片技術創新所帶來的最新優化：

AXI SmartConnect IP：賽靈思的新型系統連接生成器將外設與用戶設計整合在一起。SmartConnect創建的定制互聯功能能最好地滿足用戶的系統性能要求，從而能以更少的占用面積和功耗實現更高的系統吞吐量。現在,用戶可通過Vivado Design Suite2016.1版本中的Vivado IP Integrator 搶先體驗。

借用時間和有用的歪斜優化：這些優化技術得到新型UltraScale+精細時鐘延遲插入功能的支持。這些全自動化功能通過將時序裕量從設計的高速路徑轉移到關鍵路徑上，能夠緩解大的線路延遲，并讓設計運行在更高時鐘頻率上。

流水線分析與重定時：這些方法通過在設計中增加額外的流水線級，并運用自動寄存器重定時優化技術，讓設計人員能夠進一步提高性能。

供貨情況

Vivado Design Suite HLx 版本和嵌入式軟件開發工具2016.1版本現已開始供貨，歡迎下載。如需了解有關賽靈思軟件開發環境的更多信息，敬請訪問賽靈思軟件開發人員專區。如需了解有關 SmartConnect技術的更多信息，歡迎下載背景介紹<提供鏈接>并訪問以下網址：china.xilinx.com/smartconnect。