怎么写网络小说,辰东,重生之毒妃梅果小说

GLOBALFOUNDRIES為下一代芯片設計而強化了14nm FinFET的設計架構

2015-06-10 21:01:47 未知

點擊關注->創(chuàng)芯網公眾號，后臺告知EETOP論壇用戶名，獎勵200信元

通過與領先的EDA供應商Cadence，Mentor Graphics和Synopsys進行合作，Globalfoundries開發(fā)出了新的數(shù)字設計流程。
新的數(shù)字設計流程包括了工藝設計工具包（PDK）和標準單元庫。新的設計流程已針對14nm FinFET關鍵設計規(guī)則進行了優(yōu)化并解決了相關問題。

GLOBALFOUNDRIES，世界先進半導體制造技術的領導者，今天宣布了其為14nmFinFET工藝技術而開發(fā)的強化過的設計架構，在幫助那些采用先進工藝技術設計的客戶的進程上達到了一個關鍵里程碑。

GLOBALFOUNDRIES與重要合作伙伴Cadence，Mentor Graphics，以及Synopsys合作開發(fā)出的新型設計流程，實現(xiàn)了從RTL到GDS的轉換。該流程包括了基于工藝技術的PDK和早期試用標準單元庫，形成一個數(shù)字設計“入門套件”，為設計人員進行物理實現(xiàn)，并能針對性能、功耗和面積，提供了一個可用的內置測試單元。

GLOBALFOUNDRIES設計部高級副總裁Rick Mahoney表示：“GLOBALFOUNDRIES致力于為客戶提供先進的技術平臺，其中包括高效率及完善的設計基礎架構。為確保專為14nm FinFET工藝技術提供的設計生態(tài)系統(tǒng)的最高品質體驗，GLOBALFOUNDRIES與EDA合作伙伴展開合作，強化了自身的設計能力，并縮短了14nmFinFET復雜工藝技術從設計到量產的時間。”

GLOBALFOUNDRIES優(yōu)化的數(shù)字設計流程解決了14nmFinFET技術節(jié)點對關鍵設計規(guī)則帶來的挑戰(zhàn)，包括新近引進的對離子注入和雙曝光而敏感的布線規(guī)則、In-Design DRC™修正和良率補償、局部/隨機帶來的時序變化、三維FinFET參數(shù)提取，以及色彩感知的LVS/DRC等新功能。

基于Synopsys的設計入門工具（Design Enablement Starter Kit）利用其Galaxy™設計平臺的強大功能，提供了正對性能、功耗和面積全方位優(yōu)化的GLOBALFOUNDRIES 14LPPFinFET設計坊案。Synopsys的Design Compiler®圖形合成，配合其Formality ®平衡檢驗方案，通過提供與物理實現(xiàn)密切相關的實際指導和結果，簡化了這一流程。Synopsys IC Compiler™，IC Compiler II和IC Validator解決方案通過In-Design色彩感知物理驗證為FinFET器件的實現(xiàn)提供了離子注入和雙曝光感知的布線。Synopsys的StarRC™提取工具通過對色彩感知和三維模型，為14nm雙曝光提供了支持。此外，業(yè)界標準Synopsys PrimeTime®可以對FinFET器件帶來超低電壓、更強的米勒效應和電阻率，以及工藝波動帶來的變化，進行精確的計算，包括延時計算，時序分析及波形傳播。

為使客戶在設計時獲得GLOBALFOUNDRIES 14LPP帶來的優(yōu)越性，GLOBALFOUNDRIES和Cadence一起創(chuàng)造出了從RTL到GDSII的FinFET完整數(shù)字流程。該數(shù)字流程針對14LPP優(yōu)化了Cadence的前端、后端、物理驗證和DFM解決方案。對于設計前端，Cadence的RTL編譯流程用14LPP單元庫進行了微調。在物理實現(xiàn)方面，Encounter®數(shù)字實現(xiàn)系統(tǒng)（EDI）和Innovus™實現(xiàn)系統(tǒng)為校正布局和布線提供了色彩感知雙曝光技術、并為14LPP設計規(guī)則和單元庫提供自定義設置、借以優(yōu)化功率、性能和面積（PPA）。同時應用In-Design PVS DRC糾正和In-Design曝光熱點糾正方案可以幫助設計人員減少設計的反復次數(shù)并使得設計變得容易。對于簽收，新的流程功能集成了Quantus QRC 參數(shù)提取和Tempus時序簽收解決方案。EDI和Innovus的集成則允許Quantus和Tempus在布線過程中早期引入先進的工藝模型，以獲得更佳時序收斂并加快完成設計。Encounter Conformal®等效檢查隱含在設計流程的多個階段。Voltus的功率和EMIR分析、獨立物理驗證、以及曝光熱點檢測也都隱含在參考流程之中。該參考流程提供了Cadence工具套件和GLOBALFOUNDRIES14LPP工藝的指導方法，旨在確保設計人員用最少的學習時間最大限度地突出PPA的好處。

如同應用在前一代工藝技術節(jié)點的出帶，入門套件使用Mentor Graphics Calibre®工具集來簽收。在14nm入門套件中，CalibrenmDRC™和CalibreMultiPatterning產品用于層分解、DRC驗證和金屬填充，而CalibrenmLVS™產品用于邏輯驗證。

作為行業(yè)最先進的技術之一，GLOBALFOUNDRIES的14nm FinFET為高容量、高性能和低功耗SoC設計提供了一個理想的解決方案。14nm FinFET在高性能和低功耗特性上遠超包括28nm在內的前代工藝，為滿足不斷增長的市場需求提供了理想的技術。不僅如此，14nm FinFET還憑借其優(yōu)越的低功率、高性能和小面積的特點給客戶帶來了成本優(yōu)勢。

GLOBALFOUNDRIES14nm FINFET 技術已經開始出產品，并將如期在2015年支持來自客戶的多種產品的試產和產量。

通過GLOBALFOUNDRIES設計合作伙伴的生態(tài)系統(tǒng)，設計人員將獲得系統(tǒng)設計、嵌入式軟件設計、SOC設計與驗證，以及物理實現(xiàn)等廣泛的服務。這包括設計自動化（EDA）和驗證過的IP模塊的設計流程、單元庫等、工藝設計工具包（PDK）和技術支持文件等仿真與驗證設計工具。