NoC IP如何借助人工智能和機器學習滿足SoC設計需求？
2025-04-10 12:10:01 EETOP拓撲生成時間從20小時縮短至4小時（提升了5倍）
初始優化時間從3小時壓縮至10分鐘（快了18倍）
最終的物理感知調整時間則從兩周縮短至僅100分鐘（提速約20倍）
除了效率提升，FlexGen將布線長度減少了高達30%，并將延遲降低了10%，為復雜SoC及芯粒設計開辟高效路徑。
—Arteris總裁兼首席執行官
K. Charles Janac
1FlexGen 的開發得益于哪些技術突破？
機器學習或 AI 算法在其中發揮了作用嗎？
FlexGen 借助人工智能（AI）與機器學習（ML）的技術進步，實現了片上網絡（NoC）設計流程的自動化，大幅減少了傳統半導體芯片 SoC 設計中的耗時環節。通過基于機器學習的啟發式算法，FlexGen 可以智能地探索設計方案并優化 NoC 拓撲結構，從而將布線長度縮短高達 30%，延遲降低高達 10%。這些創新對提升能效、達成更優的功耗、性能、面積（PPA）指標至關重要。
2FlexGen 如何使 NoC 成為 SoC 或其他芯片中互聯的選擇？
NoC 不是SoC的替代品，它是能成功把上百個 IP 連接起來組成 SoC 的一種互連。可顯著優化功耗、性能與面積（PPA）。FlexGen 的突破性在于：傳統流程中手動實現單一NoC拓撲的時間，現在可用來探索數十種 SoC 架構設計方案。
FlexGen 完整保留了 FlexNoC 非一致性 NoC IP 的手動編輯與驗證功能，因此其自動化生成的結果可以根據需要手動編輯。FlexGen 的高級智能啟發式算法可以選擇性地逐步使用：既可在自動化設計基礎上進行手動修改，也能在人工搭建的基礎 NoC上構建自動化拓撲。
該技術是完全可重復的，這意味著相同的輸入將產生相同的輸出，從而簡化了后期規范更改的實現，大幅提升了效率。
3FlexGen能否更好地支持Multi-die配置,如芯粒（Chiplet）？
FlexGen 繼承并擴展了 Arteris 經過驗證的芯粒技術能力，支持具有高性能、非一致性 NoC的 Multi-die 架構。FlexGen 的自動化設計能力、物理感知特性以及對異構集成的支持，使其成為推動芯粒設計創新的理想選擇。
4NoC如何幫助實現設計周期早期的測試驗證？
FlexGen 能夠自動生成在邏輯設計層面正確的 NoC 架構，嚴格滿足所有指定的互連參數（包括數據位寬、時鐘頻率和內存映射）和性能要求。此外，FlexGen 內置的物理感知能力使其能夠利用 SoC 布局，在長信號線中重需要的地方插入流水線，以促進后端設計的時序收斂。
5FlexGen 適用于哪些應用場景？
FlexGen 非常適合對可擴展性能和 PPA 優化有高要求的復雜SoC設計，主要包括五大領域：
如需了解更多信息， 請點擊“下方二維碼”索取 FlexGen 產品手冊：
