創(chuàng)意電子與景略半導體共同合作，投入 16 納米 FinFET+ 芯片開發(fā)
2015-01-12 22:23:41 本站原創(chuàng)彈性客制化 IC 領導廠商 (Flexible ASIC LeaderTM) 創(chuàng)意電子 (GUC) 與全球高速串聯(lián)解串器 (High-speed SerDes) 創(chuàng)新技術的領導者景略半導體(Credo Semiconductor)，于今日宣布，雙方運用臺積電 (TSMC) 的 16?納米 FinFET+ 制程技術，共同合作開發(fā)高性能網(wǎng)絡芯片設計解決方案。兩家公司攜手合作，結(jié)合創(chuàng)意電子的后端設計服務專業(yè)以及景略半導體的 28G 與 56G SerDes IP，共同開發(fā)以臺積電的 16?納米 FF+ 制程技術為基礎的解決方案。
創(chuàng)意電子總裁賴俊豪表示：「我們與景略半導體攜手合作，在高階制程技術上共同解決高性能裝置設計相關的復雜問題，是一套相當獨特的方法，能為未來半導體產(chǎn)業(yè)樹立新標準、新典范。」
雙方公司在高階制程技術上攜手合作，期望可大幅提升芯片整合性、縮短設計周期，并針對廣泛運用于交換器、路由器及其他網(wǎng)絡硬件上的網(wǎng)絡芯片，降低其功耗。
景略半導體總裁暨執(zhí)行長 Bill Brennan 表示：「我們與創(chuàng)意電子密切合作，以確保本公司的 28G 及 56G SerDes IP 能與創(chuàng)意電子的 16奈米 FF+ SOC平臺整合，并且在整合過程中平順流暢。我們相信藉由彼此攜手合作將可達成一次完成芯片設計的目標以滿足客戶需求，并促使 100G 與 400G 的企業(yè)網(wǎng)絡和數(shù)據(jù)中心加快采用 16FF+ ASIC。」
傳統(tǒng)上，由于先進制程技術缺乏可用的低功率及高性能 SerDes，網(wǎng)絡裝置均依賴增加寬通道數(shù)來實現(xiàn)所需的帶寬與系統(tǒng)輸出量。景略半導體是率先供應 56G SerDes IP 解決方案的公司，比10G SerDes IP快五倍，所提供的技術能大幅減少通道數(shù)量、芯片體積并降低功耗，解決網(wǎng)絡裝置盲目依賴增加寬通道，用來實現(xiàn)所需與系統(tǒng)輸出量問題。
EETOP 官方微信
創(chuàng)芯大講堂 在線教育
半導體創(chuàng)芯網(wǎng) 快訊
