Cadence宣布推出基于臺積電16納米FinFET制程DDR4 PHY IP
2014-05-24 15:12:10 本站原創Cadence設計系統公司近日宣布，立即推出基于臺積電16納米FinFET制程的DDR4 PHY IP(知識產權)。16納米技術與Cadence創新的架構相結合，可幫助客戶達到DDR4標準的最高性能，亦即達到3200Mbps的級別，相比之下，目前無論DDR3還是DDR4技術，最高也只能達到2133Mbps的性能。通過該技術，需要高內存帶寬的服務器、網絡交換、存儲器結構和其他片上系統(SoC)現在可以使用Cadence DDR4 PHY IP完成設計，并能在有更高速DRAM可用時利用它們。Cadence DDR4 PHY IP具有循環冗余校驗(CRC)、數據總線倒置(DBI)等可靠性、可用性、可服務性(RAS)功能， 支持無緩沖雙通道內存模塊(UDIMM)/ 帶寄存器的雙通道內存模塊(RDIMM)。全新DDR4 PHY IP實現了4倍時鐘(clocking)等架構創新，以減少占空比失真和多頻電源隔離(multi-band power isolation)，以增加抗擾度，實現帶有電壓轉換速率控制的I/O。Cadence DDR4 PHY IP和Cadence DDR4控制器一起在臺積電16納米FinFET制程中經過了實際芯片的驗證。
“對基于16納米FinFET的設計的需求不斷增長，推動對補充性DDR4 IP產品的市場需求，”臺積電公司設計基礎架構營銷事業部資深協理Suk Lee表示，“我們很早就和Cadence公司在該技術上保持緊密協作，因此我們的客戶能夠看到該設計的芯片成果，他們對采用Cadence從工具到IP全面的16納米支持將更有信心。”
“我們很多客戶擔心，因為內存系統的瓶頸，他們的下一代設計不能達到性能目標，”Cadence 高級副總裁兼IP集團總經理Martin Lund表示，“使用Cadence DDR4 IP，相信我們的客戶必將更加堅定地認為，他們的產品一定能匹配未來面向更高速度的DRAM。”
EETOP 官方微信
創芯大講堂 在線教育
半導體創芯網 快訊
