Altera演示Cavium OCTEON®多核處理器的Interlaken互聯(lián)
2013-08-01 21:00:46 本站原創(chuàng)Altera公司今天宣布，Stratix® V FPGA的Interlaken知識產(chǎn)權(quán)(IP)內(nèi)核實現(xiàn)了與Cavium OCTEON多核處理器的互操作。這一成功的工作保證了芯片至芯片前端互聯(lián)，更方便OEM做出器件選擇決定。
Cavium的解決方案和服務(wù)總監(jiān)John Bromhead評論說：“Altera靈活的Interlaken IP使我們能夠迅速實現(xiàn)產(chǎn)品之間的互操作。利用這一解決方案，我們的客戶更有信心采用Altera FPGA和Cavium OCTEON處理器進行開發(fā)，這些器件將無縫工作在一起。簡單方便的互操作性也幫助客戶滿足了嚴格的產(chǎn)品及時面市要求。”
Altera® Interlaken IP內(nèi)核能夠大吞吐量工作在峰值負荷下，支持實現(xiàn)高性能。其特性包括：
· 20多個參數(shù)和設(shè)置，非常靈活的調(diào)整系統(tǒng)性能，而且性能可擴展，支持互操作。
· 數(shù)據(jù)速率和通路達到12.5G和x24通路
· 提供標準和可定制Interlaken IP內(nèi)核
· 可交付全集成IP，包括MAC、PCS和PMA層。
· 兼容Interlaken協(xié)議定義v1.2
Altera產(chǎn)品營銷總監(jiān)Alex Grbic評論說：“我們靈活的Interlaken IP內(nèi)核使得市場上的各種SoC、ASSP和ASIC器件接口能夠立刻使用Altera FPGA。演示與Cavium OCTEON器件的互操作表明，我們提供了高質(zhì)量的Interlaken IP，而且實現(xiàn)了我們對解決方案的承諾。”
Altera Interlaken IP內(nèi)核非常適合用于接入、骨干以太網(wǎng)和數(shù)據(jù)中心應(yīng)用的多太比特路由器和交換機，這些應(yīng)用要求IP可配置，以優(yōu)化實現(xiàn)各種流量指標，并能夠擴展到下一代平臺。Interlaken IP包括Altera技術(shù)領(lǐng)先的收發(fā)器(PMA)、PCS和MAC層。PCS層在Stratix V和Arria® V FPGA中得到了增強，從而幫助客戶節(jié)省了30%到50%的FPGA邏輯資源。Interlaken IP不但節(jié)省了資源，還通過了大量的仿真驗證，能夠可靠的工作在內(nèi)部和客戶平臺上。
供貨信息
現(xiàn)在可以提供Altera Interlaken IP內(nèi)核。關(guān)于更深入的問題以及許可信息，請聯(lián)系您當(dāng)?shù)氐腁ltera銷售代表，或者發(fā)送電子郵件給interlaken@altera.com。
EETOP 官方微信
創(chuàng)芯大講堂 在線教育
半導(dǎo)體創(chuàng)芯網(wǎng) 快訊
相關(guān)文章
