新思科技推出SoC處理器核心之優化設計套件
2013-06-28 08:47:33 本站原創新思科技(Synopsys)近日宣布，為協助各式處理器核心的優化設計實作，將擴充DesignWare雙重嵌入式存儲器(Duet Embedded Memory)以及邏輯庫IP(Logic Library IP)之產品組合，成為新的DesignWare HPC(高效能核心)設計套件(Design Kit)，其內容還包含高速及高密度存儲器實體(memory instance)和標準元件庫(cell library)，讓SoC設計人員可實現芯片內(on-chip)CPU、GPU及DSPIP核心的最佳化，讓速度、面積及功耗達到最佳水準，或根據不同應用狀況讓三者達成最佳平衡。
Imagination Technologies公司IMGworks SoC設計執行副總裁MarkDunn表示：“利用新思科技的存儲器和標準元件程式庫，我們的IP核心在面積及功耗實作上有顯著提升。我們利用新思科技HPC設計套件的元件和存儲器，打造PowerVRTM Series6 GPU核心。整體而言，我們成功地減少動態功耗(dynamic power)達25%、縮小面積達10%，甚至在某些區塊(block)還能實現14%的面積縮減率。此外，我們也建立一套修正設計流程，協助提升30%的實作周轉速度(implementation turnaround time)。”
新思科技完整的DesignWare IP產品組合包含經硅晶驗證(silicon-proven)的嵌入式存儲器編譯器(memory compiler)和標準元件庫，可支援各式晶圓廠并滿足180至28nm工藝的需求，目前市面上已有超過30億個芯片使用新思科技的技術。DesignWare嵌入式存儲器及元件庫雙重組合包含所有實體IP要件，如:標準元件、SRAM編譯器、寄存器文件(register file)、ROM、 數據通路庫(datapath library)及功耗最佳化工具(Power Optimization Kit，POK)，用以進行完整的SoC實作。
此外，新思科技尚提供其他選項:超電壓/低電壓(overdrive/low-voltage)之工藝、電壓和溫度(process,voltage and temperature，PVT)邊界(corner)、多重頻道元件(multi-channel cell)以及存儲器自我測試(memory built-in self-test，BIST)和修復(repair)等。DesignWare HPC設計套件新增效能、功耗、面積最佳化的標準元件和存儲器實體，以因應先進CPU、GPU和DSP核心對速度和密度的特殊要求。
芯源公司(VeriSilicon)設計統籌副總裁李念峰表示：“用于處理器核心實作的實體IP對于芯片設計的功耗、效能及面積影響甚巨。在影響實現最佳實作的因子中，就主要CPU核心的hardening過程而言，DesignWare雙重嵌入式存儲器和邏輯庫是協助我們達成效能精進的最大功臣。新的DesignWare HPC設計套件包含我們所需的特殊元件及SRAM，能協助先進處理器核心實現最大效能，同時縮小面積并降低功耗。”
CEVA行銷副總裁Eran Briman表示：“舉凡智能手機、平板電腦、智能電視和基站等先進電子產品都需要DSP，而每種產品對于最佳化的需求不一，除了實現最佳效能外，設計人員仰賴我們的DSP核心以盡可能減少功耗并縮小硅晶面積。我們期待繼續與新思科技合作，協助共同客戶達成嚴謹的設計目標。”
HPC設計套件包含快速快取存儲器(cache memory)實體以及經效能校正之觸發器(flip-flop)，可提升DesignWare雙重套裝組合的速度達10%。為了減少動態功耗、漏電功耗以及晶格面積(die area)，新的套件提供面積優化、多位元之觸發器和超高密度雙埠SRAM，能縮小面積及功耗達25%，同時維持處理器的效能。
此外，新思科技也提供優化設計流程腳本(scripts)以及專業核心優化咨詢(包括FastOpt實作服務)，協助設計團隊在最短時程內達成處理器及SoC的設計目標。
Imagination Technologies公司副總裁MarkDunn則補充說明：“凡使用我們公司IP的設計人員，不論是PowerVR繪圖、視頻，或是MIPS處理器、Ensigma通訊處理器等，都能因使用新思科技HPC設計套件而受惠，而這主要歸功于雙方長期的合作關系，以及新思科技為我們的客戶所提供的服務。通過與新思科技的策略合作，我們將提供務實的解決方案，協助客戶利用我們的IP，在最短的時間內完成最佳功效、功耗及面積的設計。”
新思科技IP及System行銷副總裁John Koeter表示：“負責處理器核心實作的設計人員必須在速度、功耗及面積之中做取舍，以設法達成應用成品的最佳化。至于如何達成設計最佳化，實體IP扮演重要的角色。我們與各類處理器核心實作的客戶及IP伙伴密切合作，以便了解達成最佳設計成效的方法，而這些合作的成果都反映在新的DesignWare HPC設計套件上。透過這些套裝工具，設計人員可利用所需的特殊元件及存儲器，讓CPU、GPU及DSP核心實現速度、功耗及面積的最佳化。”
上市時間
針對主流28nm工藝的DesignWareHPC設計套件將于2013年7月上市。
