Xilinx發布2.1版實時視頻引擎助OEM加速Smarter方案開發
2013-04-14 16:27:17 本站原創賽靈思公司廣播和消費市場總監Ben Runyan表示:“RTVE 2.1是賽靈思與OmniTek公司聯合開發的一款綜合而全面的視頻系統參考設計,用于幫助OEM廠商開發新型專業顯示器、數字影院投影儀、路由器、制作切換器、多畫面處理器、攝像機以及其它要求高性能視頻處理(尤其是多個視頻流處理)功能的重要廣播設備。 RTVE 2.1采用Zynq-7000 All Programmable SoC架構設計,可實現一款可擴展的解決方案 — 不僅能在單個器件中集成多達8個同步1080p60視頻通道,而且采用ARM®雙核Cortex™-A9 MPCore™處理器能支持更多功能。此外,RTVE 2.1還成為了填補ASIC和ASSP在視頻應用領域日益擴大的市場空白的最佳平臺。”
RTVE 2.1參考設計支持多個視頻處理流水線、10位色深運行以及完全4:4:4色彩次級采樣,現在還采用基于Web的GUI,能更方便地控制參考設計。最新推出的RTVE 2.1還提供了一些提升效率和易用性的增強功能,其中包括:
· 支持多達8個視頻通道,在芯片面積不變的情況下提升了系統性能。
· OmniTek可擴展視頻處理器(OSVP)結合使用集成逐行掃描/縮放器以及穩健可靠的多端口視頻直接存儲器訪問(VDMA)技術,可最小化資源占用,同時保持高性能。
在NAB展會期間,賽靈思和OmniTek公司在各自展臺演示了運行于OmniTek OZ745 Zynq-7000 All Programmable SoC開發平臺的RTVE 2.1。
供貨情況
RTVE 2.0版本現已。RTVE 2.1版本將于2013年第二季度推出。如需了解更多信息,敬請訪問賽靈思廣播網頁或OmniTek網站。
關于賽靈思Smarter Vision解決方案
賽靈思Smarter Vision解決方案包括各種Smarter系統構建模塊(統稱SmartCORE™ IP核)。由賽靈思及其生態系統共同開發的SmartCORE IP組合包括面向All Programmable邏輯的IP硬核和針對高性能ARM處理器開發的IP軟核。SmartCORE IP能通過Vivado IPI(IP Integrator)快速集成。此外,還能通過Vivado高層次綜合工具(HLS)用C、C++或SystemC語言生成新的IP核,現在還采用業界標準的OpenCV庫,得到常見操作系統和軟件開發環境的支持。豐富的設計套件則進一步提高了Smarter系統設計的生產力。
賽靈思Smarter Vision解決方案采用賽靈思FPGA、3D IC和Zynq-7000 All Programmable SoC。賽靈思All Programmable SoC被設計人員視為理想的平臺,能快速推出高度集成的解決方案,不僅支持可編程邏輯的實時像素處理,而且還針對Smarter視頻廣播、機器視覺和浸入式顯示的要求提供基于ARM處理器的分析功能。
EETOP 官方微信
創芯大講堂 在線教育
半導體創芯網 快訊
相關文章