ARM"大-小核(Big-little)架構"能持續嗎?
2013-04-01 20:35:46 本站原創“大-小(Big-little)核”這種架構出自處理器授權商ARM有限公司(英國劍橋)，是指成對使用針對性能優化過的處理器內核和針對低功耗待機優化過的處理器內核。它能幫助應用軟件在兩個內核之間切換，從而在設備大部分時間處于待機模式的典型使用情況下實現總體能耗節省。為了實現這一策略，ARM準備了兩種處理器內核，即Cortex-A15和Cortex-A7，而且這種架構已經開始在商用產品中成功實現。如瑞薩移動公司 (Renesas Mobile)的MP6530。
在早期的數字電子技術時代，能夠實現的卓越架構以及這種架構所帶來的優勢可以應用于幾乎所有可預見的多代制造工藝節點。但現在芯片制造的復雜性和變化是如此之大，以致于一些優秀的想法和技術如果不經過徹底的改造就很難維持下去。
但是，大-小核架構能持續嗎?如果不能，必須要進行怎樣的徹底改造呢?
首先，我們必須承認大-小核架構本身是對動態電壓與頻率調節(DVFS)的徹底改造或補充。
動態電壓與頻率調節技術指的是，您可以在需要低性能時調低給定內核的電壓與時鐘頻率，以節省動態功耗，然后在需要達到必要的高應用性能等級時調高電壓與時鐘頻率。因此應用程序通常在Cortex-A7上啟動，然后通過DVFS“裝置”逐漸提升性能，直到達到最高電壓和最大時鐘頻率。接著跳接到 Cortex-A15上以較低電壓和較低功耗繼續運行，然后再次通過DVFS裝置提升性能直到最大。當應用負載消失時，反向執行這一過程，直到設備再次回到空閑狀態，在“小”內核上以最低DVFS點運行。
然而，隨著我們遵循摩爾定律實現了更小的尺寸，同時也減少了電壓范圍，因而減少了DVFS的可擴展性。因此ARM的聰明想法是利用額外的硅片面積補償DVFS的這些缺陷。
但如果我們繼續遵循摩爾定律實現20nm Bulk CMOS和16/14nm FinFET工藝時，電壓的可擴展性可能還會進一步減小，從而減小在大-小核架構中使用DVFS的范圍。此時我們該怎么辦呢?
更多內核，還是更多DVFS，或者兩者兼顧?
面對上述問題，兩個內核的大-小核架構可能就行不通了，ARM需要找出一種粒度更加精細的方法來。使用針對不同的節能與性能等級優化的一整套ISA兼容內核也許是個不錯的主意。它會演變成“最大-大-小-微型”策略嗎?
但硅片占用面積會怎樣?如果讓經過優化的ISA兼容內核全部等待在功耗-性能曲線中的某個特定點運行，這種復雜的層次結構是否太過于昂貴呢?
也許是，也許不是。我們應該還記得，大-小核架構在一定程度上也是對ARM“暗硅”說法的一種回應。暗硅指的是基于功耗和散熱的原因，高級處理器無法忍受所有硅片在同一時刻同時工作，否則芯片會燒毀。因此一種主張是仍然使用針對不同負載和使用情況優化的IC不同部分。反對的意見認為，與其設計一個暗硅占主要部分的復雜IC，還不如設計一個更加簡單、制造成本也更低的芯片。
一種替代方案是找到一種能夠支持更寬范圍DVFS的制造工藝。
事實上，這種工藝已經存在，比如意法半導體公司(ST)的28nm全耗盡型絕緣硅(FDSOI)制造工藝。這種工藝可以將工作電壓降低至大約 0.6V，而相比之下Bulk CMOS工藝的最小極限值一般在0.9V左右。使用FDSOI的后向偏置技術可以提供更寬動態范圍的性能，因此應該能夠很好地適應大-小核架構。
事實上，意法-愛立信(ST-Ericsson)已經使用28nm FDSOI向市場推出了一款“四核”的處理器?L8580 ModAp，這款處理器基于兩個物理Cortex-A9內核。意法-愛立信公司的想法是，Cortex-A9可以在低電壓下工作，因此可以像“小”內核一樣節省動態功耗，或者像“大”內核那樣通過提高時鐘頻率來推高性能。這是一種虛擬的大-小核架構。
我不太喜歡用虛擬內核的數量來衡量一顆芯片，而這似乎成了當今的一種趨勢，原因當然是這個數字可以是任意的。我更愿意在三維物理空間中計算內核的數量。
雖然如此，時間分片、擴展的DFVS和多個物理內核的更智能的組合可能將成為大-小核架構在我們已有的多維擴展空間中向前發展的一種方式。
