東芝為嵌入式SRAM開發低功耗技術
2013-02-25 20:51:54 本站原創東芝公司(Toshiba Corporation)日前宣布為智能手機等移動產品的嵌入式SRAM應用開發創新型低功耗技術。新技術運用了位線功耗計算器(BLPC)和數控保持電路(DCRC)，可降低室溫(RT)和高溫(HT)等溫度條件下的有功及待機功耗。經證實，溫度為25°C時，該技術樣品將有功功耗和待機功耗分別降低了27%和85%。
2月20日，東芝于加州舊金山召開的2013年國際固態電路會議(2013 International Solid-State Circuit Conference)上展示了該項開發成果(1)。
要想延長電池壽命，就需要降低高性能與低性能模式(MP3解碼、后臺處理等)下的功耗。由于低性能應用的工作頻率僅需幾十兆赫，因此SRAM溫度保持在室溫上下，此時的有功及漏電功耗相當。鑒于此，關鍵就在于將高溫下的有功及待機功耗降至室溫下的有功及待機功率。
東芝的新技術采用了BLPC和DCRC。BLPC通過重復位線監控環形振蕩器的頻率，進而預測位線的功耗。它通過監控SRAM靜止電路的電流消耗情況來實現某些情況下SRAM有功功耗的最小化。DCRC可大幅降低保持電路的待機功耗，定期自動激活，以更新保持驅動器緩沖器的大小。
東芝將繼續開發技術，為移動產品貢獻高性能、低功耗系統LSI。
