Silicon推出首顆最佳性能、最高集成度的時鐘IC
2011-05-17 22:05:11 本站原創高性能模擬與混合信號IC領導廠商Silicon Laboratories （芯科實驗室有限公司, Nasdaq: SLAB）今日推出業界首顆最佳性能、最高集成度的時鐘IC，以應對具備復雜時鐘要求的高速光傳輸網絡（OTN）應用。利用Silicon Labs專利的DSPLL®技術，新推出的Si5374和Si5375是業界第一款集成了四個獨立高性能鎖相回路（PLL）的單芯片時鐘IC，它所提供的 PLL集成是其它競爭解決方案的兩倍，抖動則低了40%。
OTN是下一代協議（ITU G.8251和G.709），以更具效率的方式在光網絡上提供多樣化的服務，成為邊緣路由器、波分復用（WDM）傳輸裝置、電信級以太網和多重服務平臺的 理想解決方案。OTN應用面臨了復雜的時鐘挑戰，因為它需要多個非整數相關（non-integer-related）頻率的低抖動時鐘。Silicon Labs Si537x元器件有四重DSPLL，可產生多達八個低抖動輸出時鐘，簡化任何協議、任意端口的10G、40G和100G OTN線卡設計。
DSPLL時鐘倍頻器可分別配置，并可從2 kHz － 710 MHz的輸入產生從2 kHz － 808 MHz的任意頻率。這種優異的頻率彈性可降低多協議OTN線路卡的成本與復雜度，因為它把多重抖動消除時鐘IC的需求降到最低。Si537x元器件具備業 界領先的0.4ps抖動性能，其彈性DSPLL架構可簡化高速PHY參考時鐘。因此，OTU3和OTU4的應用便無需使用分立式基于VCXO的PLL。
Si537x元器件不需要分隔上行低帶寬PLL，即可精準地鎖定間隔的時鐘輸入，而這也是OTN線路卡對時鐘的重要要求。其它的電信級功能還包括可 與SONET兼容的抖動峰值（最大為0.1 dB），創新的無中斷切換能力則能將參考切換時的輸出時鐘相位瞬變降到最低，其所產生的相位瞬變較其它競爭解決方案小25倍。每個DSPLL引擎都具備完 全集成的回路濾波器，可支持低至4 Hz的使用者編程帶寬，得以一并達成漂移過濾和抖動衰減，并可針對每個波段來配置。
Silicon Labs定時產品總經理Mike Petrowski表示：“OTN上高帶寬數據、影音服務的流量以及光學線卡接端口密度與日俱增，而這都需要更高度的時鐘集成與超低的抖動，才能把設計成 本與復雜度降到最低。Silicon Labs新推出的Si537x時鐘IC具業界最低抖動，相對其它競爭方案可提供更強大的高性能PLL集成能力，為當前專為OTN而設計的時鐘解決方案設立 了新標竿。”
Si5374元器件有八個輸入時鐘和八個輸出時鐘，Si5375則為需要較少時鐘的應用提供了四個輸入時鐘和四個輸出時鐘。憑借著四重DSPLL的 組態，一個Si5374時鐘可以同時產生不同的頻率，可實現集多功能于一身的設計，其可同時支持SONET/SDH、1/10/100G以太網、1/2 /4/8/10G光纖網、3G/HD SDI視頻，以及其它的協議。
Si537x時鐘提供了便利的升級渠道，使客戶得以從Silicon Labs的Si5319/26抖動衰減時鐘，轉換到集成度更高的抖動消除時鐘解決方案，進而將材料清單成本與復雜性降到最低。在高端口數10G/40G /100G OTN線卡應用上，Si537x時鐘元器件可有效以單一元器件取代四個時鐘元器件。
價格和供貨
Si537x時鐘IC現可提供樣品并已量產，在一萬顆采購數量時，單價為39到59美元。Si5374-EVB和Si5375-EVB的評估套件現已供應，每套價格為350美元。
