Analog攪動數字驗證新格局
2025-04-29 11:39:21 EETOP我們生活在一個模擬世界中，但模擬技術卻一直盡可能地被邊緣化。在某個節點上，數字技術和模擬技術必然會在每一個電子設備中融合，而長期以來，這正是錯誤容易悄然出現的一個領域。
威爾遜研究集團（Wilson Research Group）和西門子電子設計自動化（Siemens EDA）的功能驗證研究長期表明，模擬信號和混合信號是導致芯片重新設計的兩大主要缺陷根源。最新的調查結果顯示，首次流片成功的概率急劇下降，而且這不僅僅體現在最大和最復雜的設計上。但2022年的研究還顯示，在門數少于100萬的專用集成電路（ASIC）中，有47% 因模擬問題而進行了重新設計。
驗證的各個方面都需要重新審視，以找出可以改進的地方。
圖1：2016年至2022年導致重新設計的缺陷類型
模擬設計和驗證的發展速度與數字設計和驗證并不相同。模擬設計一直是由專家手動完成的工作，然后移交給系統級集成團隊。
西門子電子設計自動化定制集成電路產品營銷主管兼高級總監薩蒂什·巴拉蘇布拉馬尼亞姆（Satish Balasubramanian）表示：“在過去的10年之前，模擬領域和數字領域一直是相當獨立的。從那時起，我們開始看到更多的知識產權（IP）復用情況。許多模擬IP被應用于不同的系統級芯片（SoC）中，而且對產品上市時間的要求也變得更加緊迫。”
在模擬技術方面的投資遠低于數字領域。弗勞恩霍夫集成電路研究所（Fraunhofer IIS）自適應系統工程部門高效電子學系主任安迪·海尼格（Andy Heinig）表示：“模擬市場比數字市場小。如果在模擬技術上投入的精力和研發資金與數字技術相同，情況可能會大不相同。如果投入相同的資金，也許模擬技術的發展會更快。”
變革勢在必行。楷登電子（Cadence）系統驗證小組的產品營銷總監保羅·格雷科夫斯基（Paul Graykowski）表示：“對于當今的設計來說，過去的這種方法已經難以為繼。以前截然不同的模擬和數字功能模塊如今已經相互交織。我們不能再孤立地設計這些模塊，然后把它們扔給別人去操心。如今的模擬模塊，比如數字接口模擬電路（例如，帶有數字校準環路的模數轉換器或帶有數字微調邏輯的電壓調節器），需要在以數字為中心的驗證流程中進行更早且更嚴格的驗證。”
出于必要，設計正在不斷演進。西門子的巴拉蘇布拉馬尼亞姆表示：“最重要的是，我們開始不僅將模擬IP集成到分立的集成電路中，而且更多地將其嵌入到SoC內部。并且模擬電路也在采用相同的先進工藝節點進行設計。那種只需插入一個黑匣子并認為它就能正常工作的日子已經一去不復返了。我們需要開始驅動和驗證整個系統。要讓整個團隊達成合適的標準并非易事。”
復雜性
雖然數字器件的數量遠遠超過模擬器件，但模擬器件有著不同類型的復雜性。弗勞恩霍夫研究所的海尼格表示：“一般來說，模擬信號有更多的狀態。它不只是0和1。這使得對某些東西進行標準化變得非常復雜，因為在0和1之間有無數個數值，而且如何對其進行建模非常復雜，并且往往非常依賴具體的應用。”
數字領域的生產力源于在模擬領域無法實現的抽象化。新思科技（Synopsys）的首席工程師戴夫·克羅瑙爾（Dave Cronauer）表示：“混合信號標準發展滯后源于模擬設計的內在復雜性，這涉及連續信號以及諸如寄生效應、噪聲、環境干擾和工藝變化等復雜的物理現象，這些都使建模和驗證變得復雜。將模擬與數字驗證框架集成需要大量的研發投入，以彌合根本不同的領域之間的差距。”
雖然數字領域需要進行多種類型的驗證，但與模擬領域相比，其驗證類型仍然非常有限。海尼格表示：“對于數字領域，你進行一兩種類型的仿真就可以滿足所有需求。但如果你進行模擬仿真，你會有10種、15種甚至20種不同類型的模擬仿真，例如瞬態分析。所有這些仿真都有其意義，而且都是必要的。但這表明要找到一種適用于所有情況的解決方案并非易事。”
這導致了不同的驗證方法。楷登電子的格雷科夫斯基表示：“許多人認為模擬驗證方法落后于數字驗證方法。但實際情況是，由于方法和技能的根本差異，不同的方法是出于必要而發展起來的。傳統上，模擬驗證在很大程度上依賴于通過SPICE級仿真進行的可視化波形檢查。相比之下，數字驗證采用了圍繞硬件描述語言（HDL）和通用驗證方法學（UVM）構建的可擴展、可復用和自動化的方法學。”
