3nm更進一步！三星展示3nm GAE MBCFET制造細節
2021-03-14 11:18:04 EETOP編譯 翻譯：馬天云在近日，根據TomsHardware的消息，三星在IEEE國際固態電路會議（ISSCC）上，三星工程師分享了即將推出的3nm GAE MBCFET芯片的制造細節。
三星展示了256Mb 3nm MBCFET芯片：性能、密度提升，功率降低
在即將到來的3nm制造工藝中，三星晶圓廠將成為第一家開始使用環繞柵場效應晶體管(gate-all-around field-effect transistor, GAAFET)式樣結構的半導體制造商。雖然這一節點還沒有到來，但在IEEE國際固態電路會議(International Solid-State CircuitsConference, ISSCC)上，三星的工程師分享了有關即將推出的3nm多橋溝道晶場效應晶體管(multi-bridgechannel FET, GAE MBCFET)制造技術的一些細節。
正式來說，GAAFET有兩種類型：一種是典型的GAAFET，稱為納米線，具有“薄”鰭，另一種是MBCFET，稱為納米片，使用“厚”鰭。在兩種情況中，柵極材料都全方位包裹著溝道區。納米線和納米片的實際實現方式在很大程度上取決于設計，因此，一般而言，許多行業觀察者都用同一個術語“GAAFET”來描述兩者。但是之前它們被稱為環繞柵晶體管（surrounding-gate transistors, SGT）。同時，MBCFET是三星的商標。
GAAFET首次亮相于1988年，所以該技術的關鍵優勢已經廣為人知了。這種晶體管的特殊結構使得設計人員可以通過調節晶體管的溝道寬度（也稱為有效寬度(effective width)或Weff）來精確地調節它們，以實現高性能或低功耗。較寬的薄片可以在更高的功率下實現更高的性能，而較薄/較窄的薄片可以降低功耗和性能。為了在鰭式場效應管(fin field-effect transistor, FinFET)上做類似的事情，工程師們不得不使用額外的鰭來提高性能。但在這種情況下，晶體管通道的“寬度”只能是變為原來的兩倍或三倍，這并不是很精確，而且有時效率很低。此外，GAAFET的調整允許增加晶體管密度，因為不同的晶體管可以用于不同的目的。
早在2019年，三星的3GAE工藝設計套件的0.1版就包括了四種不同的納米片寬度，為早期采用者提供了一定的靈活性，目前尚不清楚他們是否增加了更多寬度以增加靈活性。三星表示，總的來說，與7LPP技術相比，其3GAE節點將使性能提高30％（在相同的功率和復雜度下），功耗降低50％（在相同的時鐘和復雜度下），并且晶體管密度提高了80％（包括邏輯和SRAM晶體管的混合）。
三星的3GAE（其第一代MBCFET技術）將于2022年推出。因此，三星目前尚未披露其所有特性。該公司在ISSCC上討論了如何使用新型晶體管提高SRAM的性能和可擴展性。近年來，SRAM的可擴展性一直落后于邏輯的可擴展性。同時，現代片上系統(system-on-chips, SoC)將SRAM的負載用于各種高速緩存，因此提高其可伸縮性是一項至關重要的任務。
三星在ISSCC上介紹了其256Mb MBCFET SRAM芯片，芯片尺寸為56mm²。這意味著盡管該公司尚未推出其首款3GAE邏輯芯片，但顯然該技術適用于SRAM。
SRAM是一個六晶體管存儲單元：兩個傳輸門，兩個上拉門和兩個下拉門。在FinFET設計中，SRAM單元使用具有相同溝道寬度的相同晶體管。而在MBCFET上，三星可以調整溝道寬度，因此它提出了兩種方案：在一種情況下，它使用具有較寬溝道的晶體管作為傳輸門和下拉門，而在另一種情況下，它將使用具有較寬溝道的晶體管作為傳輸門，而使用具有較窄溝道的晶體管作為下拉門。據IEEE Spectrum報道，三星表示，與常規的SRAM單元相比，通過將具有更寬溝道的晶體管用于傳輸門和具有更窄溝道的晶體管用于上拉，三星已成功將寫入電壓降低了230 mV。
