首款異質SiP整合了HBM2 DRAM和FPGA
2015-11-17 21:26:50 未知能夠突破帶寬瓶頸，Altera開發了據稱是業界首款異構的SiP（系統級封裝），集成堆疊高帶寬的內存（HBM2）從SK海力士采用Stratix FPGA的10和SoC。據該公司稱，這些的Stratix 10 DRAM的SiP代表了一類新的專門架構，以滿足高性能系統最苛刻的內存帶寬要求的設備。
在SiP中提供相對獨立的DRAM超過10倍以上的內存帶寬，可今天說，該公司。需要在數據中心，廣播，有線網絡和高性能計算系統帶寬的這個水平。
該公司認為它是第一個將這一3D堆疊存儲技術旁邊的FPGA。 SiP的，用戶可以自定義的工作負載，實現高能效的方式最高的內存帶寬。它正在與客戶的DRAM的SiP集成到下一代高端系統。
異構的SiP是通過使用英特爾的嵌入式多芯片互連橋（EMIB）技術實現。 EMIB技術采用了小型高性能，高密度硅橋連接在一起的多個芯片在單個封裝中。該技術的特點是芯片之間很短的痕跡，允許在較低功耗提供更高的性能和更高的吞吐量相比，內插器為基礎的設備性價比的異類SIP設備。
該公司計劃在單片FPGA集成了先進的部件，如內存，處理器，模擬，光學和各種硬化協議。對SK力士HBM2提供256Gbyte / s的帶寬和更低的66％每比特能量和是在一個相當小的形狀因子相比競爭存儲器裝置。 HBM2垂直堆疊的DRAM裸片，并使用穿硅通孔（TSV）和微凸互連它們。整合HBM2在異構SiP實現使Altera的打包的DRAM存儲器作為靠近FPGA裸片越好，從而縮短導線長度，并提供在最低功率最高的存儲器帶寬。
客戶可以使用快進編譯績效評估的工具開始的Stratix 10設計的今天。 Altera將開始出貨的Stratix FPGA的10和SoC在2016年和Stratix 10 DRAM的SiP產品將開始出貨在2017年。
