賽靈思針對其Vivado設計套件推出UltraFast™設計方法
2013-10-28 17:47:59 本站原創賽靈思公司(Xilinx, Inc.今天宣布針對其Vivado設計套件推出UltraFast™設計方法。這套綜合性的設計方法能幫助采用Vivado設計套件的設計團隊加速設計進程，準確預測設計進度。賽靈思正通過其Vivado設計套件、用戶指南、視頻和講師指導的培訓課程、第三方工具以及IP等，全面簡化該設計方法的采用，并促進其廣泛部署。
當今各種通信、醫療、國防和消費類應用所采用的高級算法，讓器件和設計工具的復雜性、性能和功耗不斷突破極限，同時還要求加速設計進程、準確預測設計進度。事實上，和采用復雜的ASIC和SoC設計一樣，類似的高端設計項目也存在設計生產力和進度差異，設計周期從數周到數月不等。為解決根本問題，賽靈思的UltraFast設計方法涵蓋設計的各個環節，包括開發板規劃、設計創建、IP集成、實現、編程和硬件調試等。
專門針對Vivado設計套件而打造的UltraFast設計方法
為了幫助設計人員簡化UltraFast設計方法的采用，Vivado Design Suite2013.3版本提供符合該設計方法的設計規則檢查(DRC)功能，可在整個設計周期中指導工程師一步步開展設計工作。Vivado Design Suite2013.3版本包含的硬件描述語言(HDL)和規范模板可實現最佳結果質量。現提供有UltraFast設計方法 綜合用戶指南 ，以及講師指導的 培訓視頻 (詳見： www.xilinx.com/training )。
為加速設計進程，準確預測設計進度，賽靈思還攜手其聯盟計劃生態系統合作伙伴，將UltraFast設計方法指南集成到生態系統合作伙伴的工具和IP中。
Blue Pearl Software公司CEO Ellis Smith表示：“Blue Pearl軟件套件與賽靈思Vivado設計套件結合使用，可為客戶提供功能設計分析，以驗證UltraFast設計方法的標準、屬性和設計規則。我們兩家公司的共同客戶都已經見證了這套設計方法的自動化優勢，不僅能幫助他們縮短編寫準確RTL代碼所需的時間，而且還有助于降低設計風險，提高結果質量。”
上市時間
設計團隊現在即可馬上采用UltraFast 設計方法。首次發布的UltraFast 設計方法針對賽靈思的FPGA 和All Programmable 3D IC器件而打造。未來發布的版本將可擴展支持賽靈思的All Programmable SoC器件。
EETOP 官方微信
創芯大講堂 在線教育
半導體創芯網 快訊
相關文章
