Cadence EDI助Avago 28nm網(wǎng)絡(luò)芯片設(shè)計(jì)性能提升57%
2013-02-18 20:36:30 本站原創(chuàng)日前，Cadence設(shè)計(jì)系統(tǒng)公司宣布模擬界面元件領(lǐng)先供應(yīng)商Avago Technologies使用Cadence Encounter Digital Implementation(EDI)系統(tǒng)在其大型28納米網(wǎng)絡(luò)芯片設(shè)計(jì)中，大幅度加快了設(shè)計(jì)進(jìn)度，提高了工程效率。Avago實(shí)現(xiàn)了1GHz的性能，比之前所用軟件設(shè)計(jì)的芯片提高了57%。此外，通過更快的時(shí)序閉合和更少設(shè)計(jì)迭代，全芯片實(shí)現(xiàn)的總時(shí)間也大大改進(jìn)。Cadence目前正在與Avago合作開發(fā)其下一款高速網(wǎng)絡(luò)芯片——一個(gè)1.5億門級(jí)的設(shè)計(jì)。
“通過與Cadence合作，我們提高了28納米設(shè)計(jì)的效率，”Avago的ASIC產(chǎn)品部門副總裁兼總經(jīng)理Frank Ostojic說，“EDI系統(tǒng)的最新GigaOpt技術(shù)可幫助改善運(yùn)行時(shí)間，這對(duì)于我們大型設(shè)計(jì)的上市時(shí)間非常重要。”
EDI系統(tǒng)提供了一種有效的方法優(yōu)化高性能、千兆級(jí)設(shè)計(jì)的功耗、性能和面積。此外，EDI系統(tǒng)中內(nèi)嵌的“設(shè)計(jì)內(nèi)”簽收功能可確保實(shí)現(xiàn)期間的時(shí)序與功耗計(jì)算與簽收引擎最后生成的計(jì)算結(jié)果之間的相關(guān)性，減少實(shí)現(xiàn)與簽收階段之間的迭代次數(shù)，為設(shè)計(jì)團(tuán)隊(duì)提高效率。
GigaOpt 技術(shù)是今年初EDI系統(tǒng)剛剛推出的一種獨(dú)特的技術(shù)，綜合了物理感知型綜合技術(shù)與物理優(yōu)化，實(shí)現(xiàn)更快的時(shí)序閉合與更好的相關(guān)結(jié)果。這是一種功能強(qiáng)大的優(yōu)化技術(shù)，在尖端的高性能處理器中應(yīng)用多線程處理。在Avago最新的28納米設(shè)計(jì)中，GigaOpt的“route-driven”優(yōu)化技術(shù)會(huì)在流程中較早階段就考慮到布線層的因素，能夠極大改進(jìn)時(shí)序優(yōu)化的最終結(jié)果。
“Avago 面臨著巨大的挑戰(zhàn)，要迅速將極其復(fù)雜的設(shè)計(jì)打入市場(chǎng)，同時(shí)又要保持其高指標(biāo)，確保做出高質(zhì)量的芯片，”Cadence硅實(shí)現(xiàn)部門研發(fā)高級(jí)副總裁Chi- Ping Hsu博士說，“EDI系統(tǒng)有GigaOpt引擎等多種先進(jìn)技術(shù)，能夠幫助Avago達(dá)成其大型項(xiàng)目的功耗、性能與面積要求。”
EETOP 官方微信
創(chuàng)芯大講堂 在線教育
半導(dǎo)體創(chuàng)芯網(wǎng) 快訊
相關(guān)文章
